片上网络(Network on Chip, NoC)作为一种在片上系统(System on Chip, SoC)设计中替代传统总线结构,解决片上通信问题的有效解决方案得到了广泛的认可和讨论。功耗问题一直是片上网络设计中最为关心的问题之一。基于全局异步局部同步(GALS)的电压岛(VFI)机制的引入不但提供了极大地降低片上功耗的可能,也解决了片上单时钟传输的瓶颈问题。本论文提出了一种新的基于电压岛优化片上网络功耗和系统性能的综合解决方案,并搭建了支持电压岛划分的系统级片上网络仿真平台。第一章为绪论,概述了片上网络技术的研究背景和若干核心研究问题,并介绍了国内外的相关研究现状。第二章综述了片上网络平台的结构和特性,介绍了在片上网络上划分电压岛的基本概念,介绍了在利用电压岛优化片上网络设计研究方向上的新进展。第三章详细描述了本文搭建的支持电压岛划分的片上网络仿真平台,阐述了平台上各个模块的实现结构和原理,并在特定的应用场景下进行了仿真演示。第四章提出了一种面向功耗和性能优化的片上网络划分电压岛综合解决方案,详细描述了该方案中关键路径分析、电压岛划分、核映射以及路由分配等步骤,并进行了验证。仿真结果显示,本文的方案可以显著降低系统功耗,同时提高了片上网络性能。第五章首先介绍了电压岛关闭技术,并提出一种支持电压岛关闭机制的片上网络结构。然后提出了一种叫做“虫子路由”的包交换技术,描述了该技术在片上网络分层结构中各层的实现,并进行了对比仿真和分析。