随着雷达、图像、通信等领域对信号高速处理的要求,研究人员正寻求高速的数字信号处理算法,以满足这种高速地处理数据的需要。常用的高速实时数字信号处理的器件有ASIC、可编程DSP 处理芯片(如TI 系列、AD 系列等)、FPGA,等等。FPGA 具有的灵活的可编程逻辑可以方便的实现高速数字信号处理,突破了并行处理、流水级数的限制,有效地利用了片上资源,加上反复的可编程能力,越来越受到国内外从事数字信号处理的研究者所青睐。本文主要研究基于FPGA 的高速流水线工作方式的FFT 实现。围绕这个目标利用Xilinx 公司VIRTEX_II 系列FPGA,及其提供的ISE 设计工具、modelsim仿真工具、Synplify 综合工具及MATLAB,完成了流水线工作方式的FFT 中基于每一阶运算单元的高效复数乘法器的设计、各阶控制单元的设计、数据存储器的设计,从而完成1024 点流水线工作方式的FFT,达到工作在50MHZ 时钟频率的设计要求。