本文主要研究了低密度校验(LDPC)码译码算法的优化问题和提高抗突发差错性能的方法。为获得LDPC码译码性能和复杂度二者间的优化平衡,本文提出了基于概率计算的加权比特翻转(JPWBF)译码算法。首先,利用信道传递给变量节点的初始概率值进行硬判决并计算伴随式。然后,统计校验关系不满足的节点,依照置信传播(BP)算法迭代过程中对可信度的处理方式更新选定节点的消息。最后,将变量节点收集到的所有消息作为计算加权校验和的软信息,提高翻转比特位判定的可靠性。仿真结果表明：与典型译码算法相比,JPWBF算法所需迭代次数少,在保持较低复杂度的前提下,译码性能较加权比特翻转(WBF)算法可提高1.OdB以上,是一种实用性强的译码算法。给定校验矩阵中环特别是小环的存在使得LDPC码译码算法中节点间传递的消息具有相_关性,这将严重影响LDPC码的译码性能。针对该问题,利用LDPC码校验矩阵自身的距离特性,本文设计了一种简单实用的突发差错检测器。首先,计算接收序列的后验概率值并作硬判决处理。然后,利用校验矩阵获得伴随式,产生监督标识位。最后,根据设定标准,生成突发差错标识位,准确定位突发差错的起始位置和长度。经仿真验证,利用本文设计的突发差错检测器可有效提高LDPC码的抗突发差错能力。