随着量子计算机技术的发展,诸多基于计算复杂度的传统加密方式面临极大的威胁,因为量子密钥分发(QKD)与一次一密相结合使得绝对安全的保密通信成为可能,是目前解决该问题的有效途径。QKD系统通过量子信道分发的原始密钥必须经过经典信道的后处理过程才可能实际使用,而后处理过程中的数据校验及私密放大模块可保障最终生成密钥的一致性及安全性。在硬件上实现高速安全的数据校验和私密放大算法对于开发高速QKD系统、推动QKD技术的实用化具有十分重要的意义。本文在研究QKD后处理中的数据校验和私密放大算法原理的基础上,基于FPGA实现了这两个模块,并进行了充分的功能测试和性能测试。具体包括以下研究内容:1.目前有多种可选的数据校验算法,并且在双方进行校验的过程中不可避免的会有信息量的泄露,如何保证数据校验的校验成功率及处理速度是QKD后处理中保障密钥数据一致性的关键。本文针对实际QKD后处理系统中的数据校验模块对多种数据校验算法的性能进行分析,给出了基于SHA1校验算法的数据校验模块的硬件设计,并在FPGA开发板上实现,最后给出了数据效验模块功能及性能的测试报告。2.私密放大算法现阶段主要的方式是通过基于Toeplitz矩阵的通用2类哈希函数对双方持有的一致密钥数据进行压缩,其中包含在大矩阵与向量的乘积运算,直接进行计算必然会使处理速度不能满足整体系统的需求。本文针对实际QKD后处理系统中的私密放大模块给出了其原理及安全性的分析,并对相关参数进行确定。给出了基于Toeplize矩阵的私密放大算法的硬件设计,并在FPGA开发板上实现,最后给出私密放大模块功能及性能的测试报告。测试结果发现私密放大模块的处理速度仅能满足部分保密通信的需求,本文最后研究了私密放大算法的一种改进方案,通过FFT算法的加速使得私密放大算法的时间复杂度降低至Ο(nlog n)。