随着以电池为供电方式的便携设备的迅速发展和集成电路散热成本的增加，当前的电路设计工作中除了需要考虑传统的速度、面积的约束条件之外，功耗因素已经变得越来越重要了。数字信号处理技术广泛存在于社会生活的每一个角落。数字信号处理系统中包含大量数学运算，更重要的是通常需要满足对采样信号的实时处理，持续而高强度的工作负载使得数字信号处理系统的功耗问题更为严重，对其低功耗设计方法的研究极具现实意义。 论文完成了“基于离散STFT的数字信号处理器的设计研究”的课题工作，完成了从算法设计、RTL设计、功能验证到硬件实现；并根据设计中难点，处理器的功耗优化问题做出了深入的研究和探讨。 论文完成的主要工作包括： 1．通过对处理器中的关键部分，FFT单元的深入研究，提出设计FFT处理器的一般流程。通过深入分析不同算法和实现方式的数据吞吐率、硬件资源消耗、控制逻辑复杂度等方面的问题，在该设计流程中给出了针对不同需求的FFT处理器的算法选择，结构选择等一系列问题，对快速实现FFT处理单元有很好的指导意义。 2．从系统需求出发，确定了信号处理器的功能和性能指标，根据信号处理的知识确定了需要使用的算法，并依此结合硬件设计的一般经验和具体的信号特征，完成基于离散STFT的信号处理器的：RTL设计和功能验证。该信号处理器使用SMIC0.18um工艺实现，面积5×5mm<2>，共有IO端口116个，工作时钟200MHz，功耗4.32W，核心部分折合1.2M等效逻辑门。 3．通过深入研究针对电路不同抽象层次的低功耗技术，结合处理器的具体算法和结构，对处理器中的主要部分STFT单元进行了算法级、结构级和门级功耗优化。与最初的设计相比，功耗降低了22％，单元面积减少了19％。 论文的主要创新点包括： 1．根据当前FFT处理器设计的需求和难点，提出了两种新的FFT处理器结构：改进的基-8MDC高速FFT处理器和高分辨率FFT处理器。其中改进的基-8MDC结构处理器使用新的蝶形运算单元和数据存储策略，有效的减少了高基数结构FFT单元的硬件资源；高分辨率FFT处理器(严格的说应当是DTFT采样器)根据特定的输入数据性质，在简化了传统实现方式的同时，增加了FFT处理器输出频谱信息分辨率方面的灵活性，能更好的满足当前一些频谱分析工作的需求。 2．提出了一种针对数据统计特征的延时器的功耗优化方法，通过简单有效的数据压缩和转换方法，减少了延时器需要使用的存储单元数量和电路节点电平翻转。根据实际需要给出了基于DFF链和片上RAM的结构实现方法，使用SMIC0.18um工艺库实现的门级仿真结果表明，对于论文中使用的采样数据，延时器的功耗会有大幅降低。 3．针对处理器中使用原码表示的数据通路中加法/减法器的速度问题，提出了适用于原码运算的加法/减法器的高速结构，该结构使用了两条并行工作的进位链，虽然仍然比2补码加法/减法器的延时多40％，但于原始的设计相比，速度提高了37％。 4．提出了用多路器控制数据流组合的低功耗设计方法。这种方法拓展了针对高层次电路结构单元的统计参数传输方程，扩大了其适用范围，能够在设计的早期阶段比较准确的判断不同数据组合的功耗状况。将这种方法应用于蝶形运算单元可以使其功耗进一步降低9％。