在大型功率系统与控制端的通信中,不断提高的隔离需求引起了基于电隔离的驱动器等相关领域的研究热潮,而作为体现隔离器在复杂环境中工作的可靠性与安全性的核心指标,共模噪声抑制能力也因此备受关注。对此,本文以磁耦隔离式栅极驱动器为目标,重点研究其共模噪声的分离和抑制相关技术。首先,本文研究核心隔离元件片上变压器的噪声抑制技术,通过建模分析其信号传输特性并结合已有的抗噪设计方案给出设计模型。所设计的变压器采用差分结构,同时带有Ground Shielding层,其初次级线圈在200 MHz处的电感分别为65 n H和20 n H。在与其它结构的共模信号传输的对比分析中,该结构在200 MHz处的感应电场峰值降低了一个数量级,共模信号传输系数降低了18 dB。其次,研究变压器外围调制解调电路的噪声分离和抑制方法,同时对电路的功耗和延迟等指标进行优化,提出了电流双极调制技术和数字滤波解调技术。在电流双极调制技术中,对高频振荡电路和延迟电路进行了优化,所设计的对称式延迟电路在1.3倍脉宽的延迟中失真比率保持在10%以内,优于传统电路35%以上的失真。此外,该技术下变压器周围电路始终工作在电流模式,从初级线圈驱动电流到预放大电路输出的信号延迟约1.1 ns,其应用在具有100 kV/μs共模噪声抑制能力的整体电路中时,变压器初级线圈的峰值驱动电流小于20 m A,为传统电压模式的30%;在数字滤波解调技术中,设计了具有差分负反馈的电流检测电路、带有电平位移输出的差分电流放大电路、高速预放大电路和数字滤波解调电路。特殊设计的电平位移信号结合原电流感应信号产生了一对高电平互补信号,本文通过它们提出了OOK解调的数字方法,其相对传统的二极管检波方法具有低延迟、低脉宽失真和实现电路简单等优势。同时,本文在此基础上提出了共模噪声抑制的数字方法,其在仿真结果中有效屏蔽了100 kV/μs的共模噪声信号。最后,本文对隔离器其它关键模块的噪声抑制方法进行研究,设计了高噪声抑制能力的LDO和输出驱动电路,LDO在100 kV/μs的噪声下输出电压波动小于5.5%,输出控制信号不受影响。此外,本文还分别以Cadence和ANSYS平台为主搭建了完整的半桥隔离驱动电路,并分别进行混合仿真验证,所得变压器峰值驱动电流小于19 m A（Cadence）和18.5 m A（ANSYS）,传输延迟为5.2 ns（Cadence）和5.5 ns（ANSYS）,并均达到了100 kV/μs的共模噪声抑制能力。