满足众核架构的单核处理器在性能、面积、功耗等方面都具有严格的设计要求。超标量技术的单核结构中，指令发射调度方法对程序执行效率及芯片面积功耗都有较大影响;同时，针对不同嵌入式应用的可配置结构可加大多处理器集成的灵活性及应用范围。　　本文基于CISC架构在众核中设计的要求完成CISC多发射结构优化。在分析CISC指令特点的基础上，对CISC指令进行类微码的流水线执行控制，并对只有单次Load或Store的简单访存指令进行拆分处理，以助于提高流水线对CISC指令的执行效率。优化过程主要包括三个部分:首先，完成超标量双发射的基础结构设计及RTL实现。其次，在基本结构上研究双发射优化方法，分别从乱序执行及CISC高频执行指令两方面出发设计两种优化结构，并对这些结构进行可配置研究。最后，采用VerilogHDL基于精简乱序双发射优化结构和针对简单访存高执行频度的多通路优化结构。用C语言实现了处理器可配置设计方法和发射级的基本可配置结构。以上三种结构分别在TSMC65nm工艺下进行综合并比较频率及面积，使用验证平台运行时间统计比较结构执行效率，并选定基于指令频度优化的逻辑结构用于最终的处理器设计。该方案综合面积263000μm2，工作频率满足1GHz的设计要求。　　此外，本文基于VMM方法学开发了验证平台。验证平台中采用受约束的随机激励、基于系统模拟器的自动对比控制机制、功能覆盖率收集等三种方法，实现了验证结果的自动对比和验证程度的自动收集，有利于提高验证效率，缩短了验证周期。