随着闪存（Flash）制程工艺的压缩,闪存的存储密度和容量不断扩大,但随之带来的牺牲是其可靠性被降低了。为了保证闪存的可靠性,我们必须在闪存的读写过程中加入纠错码,然而使用传统的BCH纠错码已经无法满足当前的存储器纠错能力要求,低密度奇偶校验码（Low Density Parity check Code,LDPC）依据其强大的纠错能力开始应用于存储纠错。采用LDPC码进行闪存纠错时,为了读出更准确的初始概率信息进行迭代纠错,我们会使用多个阈值电压进行多次读取,这就会导致闪存的读延迟增加。并且LDPC码的纠错效果直观上取决于闪存的原始错误率（Raw Bit Error Rate,RBER）的大小,闪存的RBER越大,LDPC码的纠错效果越差。所以为了提升闪存的读性能和纠错性能,本文从两个方面入手:首先我们考虑找到一种合理的电压布局方案,以尽可能少的读电压数量和尽可能简单的电压布局方案来获取尽可能准确的软判决信息;其次我们考虑通过降低闪存的RBER来减少闪存的读操作,从而提升闪存的读性能和纠错性能。通过对已有布局方案的研究分析我们找到了一种可以直接应用在多种分布模型中的电压布局方案,并结合闪存的保留时间RT和擦写次数PE,得到了一张根据RT来选择最合适的译码方案的表,即可以直接通过当前闪存的RT来查表选取合适的电压布局方式和数量,还有译码迭代上限。相比于传统的根据估计确定的电压布局方案来说,有了这张表后,我们可以通过一次读取操作就译码成功,而不用在译码失败后再去逐步增加电压数量或者改善电压位置等。另外,本文还提出了一种选择压缩技术,通过压缩来减少闪存的RBER从而提升闪存的读性能和LDPC码在闪存中的纠错性能。本文提出的压缩方案综合考虑了数据页的选取和压缩比的确定两个因素,其中数据页的选取主要根据其被读取的频率,如果闪存中某数据页的读取频率越高,其被选择用于压缩的可能性越大。实验结果表明,本文提出的选择压缩方案能够在不影响闪存的写性能和可忽略的额外开销的前提下带来平均42%的读性能提升和平均66%的纠错性能提升。