论文部分内容阅读
在现代信息处理系统中，对数模转化器(Digital-to-Analog Converter，DAC)的高速、高精度性能提出了要求，其中电流舵DAC(Current Steering DAC，CS-DAC)适合高速的要求，但是电流舵DAC的精度受到了不同电流源之间失配误差的限制，同时随着CMOS晶体管的特征尺寸不断减小，由工艺导致的失配的影响会越来越大。为减小工艺失配误差的影响，通常高精度电流舵DAC采用动态元素匹配编码(Dynamic Element Matching，DEM)等技术。DEM技术尽可能地降低电流源的开关次数，同时随机地选择输出电流单元序列，可以将电流源的静态失配噪声和动态失配噪声转换为与输入信号无关的白噪声，从而提高DAC的静态特性和动态特性。因此采用DEM结构CS-DAC得到了广发的研究和设计。 对于高速DAC来说，虽然DEM技术尽可能地降低电流源的开关次数，但是在高频率下仍然会有大量的开关跳变，引起较大的动态误差。为了减小其影响，本设计采用了实验室改进的折叠式归零输出级电路，在输出信号稳定时才送到输出端，从而有效地减少了输出波形过程中产生的glitch。 本设计在已有DEM基础上提出了两种改进的DEM结构:SegmentedThermoDWA(STDWA)译码和类二叉树结构随机动态元素匹配（BTSRDEM）译码。通过5-bit电流舵DAC利用Matlab建模对STDWA和BTSRDEM译码进行验证，与传统和其他文献中的DEM结构相比:本设计提出的STDWA译码具有最好的静态特性INL为0.12LSB和DNL为0.15LSB（分别相比于Tree译码提高了85％和87％），动态特性SFDR为54.0dBc(相比于Thermometer提高了26％);本设计提出的BTSRDEM同样具有最好的静态特性INL为0.08LSB(相比于Tree译码提高了90％)，DNL为0.10LSB（相比于Tree译码提高了91％），和最好的动态特性SFDR为54.2（相比于Thermometer译码提高了27％）;第二种改进的BTSRDEM译码结构相较于第一种改进的STDWA译码结构，静态特性和动态特性都有所提升。 基于BTSRDEM结构分别设计了5-bit和10-bit DEM CS-DAC电路，在SMIC65nm1P7M1TM CMOS工艺下进行流片，并且进行了测试和验证。5-bit DEMCS-DAC电路测试结果:静态特性DNL为0.25LSB，INL为0.183LSB，在100MHz的采样频率下动态特性SFDR为42.26dBc（相比于Thermometer提升了14％）。10-bit DEM CS-DAC电路在采样频率100MHz时，SFDR测试结果可以达到46dBc。