位同步是通信系统的重要组成部分，也是通信技术研究的热点课题。软件无线电接收机对位同步的要求更高，需要满足多种基带信号的速率。本文主要研究软件无线电系统通用位同步器，使其能够适应较宽基带码元的速率范围。本文首先对位同步技术的研究现状、发展趋势、实现方法等进行了研究，提出了一种通用位同步器的设计方案，并在FPGA平台上实现了该方案的软硬件设计。该位同步器将Gardner算法改进为定时环路的参数由外部控制器设置的实现结构，具有采样率低、可得到最佳判决值、可适应较宽速率范围的基带码元等优点。然后以FPGA为核心设计了通用位同步器的硬件电路。外部控制器采用MCU(AT89C52)对FPGA电路参数进行设置，并扩展16位键盘和LCD显示实现与用户的交互。位同步器输入的模拟信号通过A/D转换为数字序列后，进入FPGA芯片进行数字处理，然后通过D/A转换为模拟波形，供观察测试和接收机后续模块的使用。该电路不仅可以满足通用位同步器的硬件要求，同时模块化的灵活设计，使其可以成为软件无线电实验设备后续开发的通用平台。在Quartus环境下、采用VHDL语言、基于模块化的思想对通用位同步器进行了FPGA程序设计，包含内插滤波器、定时误差检测、环路滤波器、内部控制器和外部控制器接口等模块，并对主要模块进行了功能仿真。为实现位同步器的通用性，内插滤波器采用了冲激响应系数可实时计算的Farrow结构，定时误差检测采用了适合较高码元速率且与载频偏差无关的GA-TED算法，分频器、环路滤波器和内部控制器的参数采用了由外部控制器通过外部控制器接口进行相应设置的方式。最后，对该通用位同步器进行了MATLAB仿真、程序仿真和实际测试，并给出了仿真、测试结果及分析。