论文部分内容阅读
近年来,随着集成电路技术的不断发展,人们对于芯片性能和功耗的要求也越来越高。然而在芯片的制造及使用过程中会受到工艺、电压、温度偏差(Process Voltage Temperature Variation,PVT Variation)的影响,因此在电路设计中需要预留一定的时序余量,以确保芯片在最差情况仍然能正常工作,从而导致了芯片功耗和性能的浪费。通过使用自适应电压调节技术(Adaptive Voltage Scaling,AVS)可以有效的减少电路时序余量,然而其用来消除时序紧张的分频技术会给电路带来额外的性能损失。而自适应时钟电路设计则是一种对系统频率快速微调的技术,可以以较低代价解决时序紧张问题。本论文完成了快速自适应时钟电路设计,并与AVS技术相结合,构建了一个基于原地直接监控的AVS系统。该方法利用时序监测单元(Transition Detector,TD)监测关键路径时序情况,根据反馈的时序信息,利用自适应时钟电路对系统时钟快速微调,并对电压进行调节。本文首先对采用的TD进行了介绍分析,然后分别设计了两款自适应时钟电路,其中第二款设计电路是针对第一款设计电路中存在的问题进行完善改进得到的:提出了双延迟线结构电路以满足宽频的工作需求;提出了自适应时钟拉伸/压缩量调节电路,可以根据电路时序情况自动配置合适的时钟拉伸/压缩量。最后搭建自适应调节电路的仿真验证平台,对整体设计进行仿真验证分析。本设计采用SMIC 28nm工艺,整个自适应时钟电路面积大小为840.7μm~2,工作频率范围为61.3MHz~1.72GHz,具有较小的面积代价和较宽的工作频率范围,能够在当前周期内完成对外界时序紧张信号的响应。仿真结果表明,利用本设计的自适应时钟电路,可以在时序紧张的情况下使系统性能的损失减少在7.2%~10.4%之间,相对于分频/时钟门控技术提升了39.6%~42.1%。对于整体AVS系统设计,其时序监测单元插入率为21.39%,面积开销为7.71%,在整个工作电压范围内能够实现16.17%~68.44%的功耗收益。