随着无线通信、多媒体以及互连网技术的发展,电子产品对数据处理量的要求越来越大,对系统运行速度的要求也越来越高,集成电路技术的进步与发展使得可重用性和短设计周期性成为硬件设计的焦点。因此,8位微处理器必将在不久的将来被32位微处理器所取代。然而,目前大多数的微处理器公司的处理器,只支持一端存储——大端存储或小端存储,会给编译器的编译带来麻烦。业界所广泛采用的Barrel shifter,占用大量多路选择器资源,在价格和应用等方面并不是国内中、低端产品的最佳选择。因此,32位嵌入式微处理器技术在国内中、低端产品的应用上,有着很大的发展空间。论文依据MIPS32指令系统,以及冯·诺依曼体系结构的特点,提出了32位嵌入式RISC微处理器sfmi_cpu的整体架构,完成sfmi_cpu微处理器的RTL设计实现。采用层次化设计方法,按功能的不同划分为6个模块,所有模块均采用硬件描述语言Verilog HDL实现,并采用有限状态机来提高处理器的稳定性。为了提高微处理器的工作效率,在sfmi_cpu微处理器设计实现的基础上,深入研究了流水线技术及相关问题的解决方法,改进了传统5级流水线结构,并基本解决了数据相关、结构相关和控制相关的问题。为了验证RTL代码及解决流水相关问题的有效性,建立软件测试平台,对sfmi_cpu微处理器进行功能仿真、逻辑综合、布局布线、时序仿真,证明设计理论的有效性。通过验证测试所得到的相关数据表明,论文所设计的32位微处理器sfmi_cpu,相对于目前在在中、低端市场所普遍应用的8位微处理器,在速度上得到了一定的提高。