近年来,随着电力系统的额定电压等级和传输容量的大幅度提高,传统的电磁式互感器存在着一系列的不足,难以满足电力系统发展的需要,全光纤电流互感器以其自身的优势,取代了传统的电磁式电流互感器在电力系统中的位置。数字信号处理具有快速性、稳定性、可重复性、集成方便、精度高等优点,在许多领域中已经逐步代替了传统的模拟信号处理。常用的实现高速数字信号处理的器件有DSP和FPGA。本课题针对全光纤电流互感器输出信号的特点,采用了相关检测算法来提取被噪声淹没的微弱信号。在硬件的实现上,采用了DSP+FPGA的系统设计方案。其中,FPGA的设计是本文的主要研究内容。根据FPGA的外围器件A/D模数转换器和DSP以及要实现的相关检测算法,本课题对FPGA内部的功能进行了模块划分,以Xilinx ISE为软件平台,采用Verilog HDL语言对其进行编程实现,主要设计的功能模块有:时钟模块、异步FIFO模块、内部地址产生模块、乒乓存储器模块、A/D模数转换器测试模块等。并对各模块进行XST综合以及采用ModelSim仿真工具进行相关的时序仿真。除此之外,影响异步FIFO设计的亚稳态问题,通过使用同步处理的方法得到了解决,此同步处理的方法同样应用到数据地址及信号的处理中,可有效减少不必要错误的发生。通过设计和调试得出,相关检测算法可在设计的硬件电路中正常运行,并且可以高线性度地检测到被测信号,满足指标要求,但是仍然存在着缺陷和改进空间,如为了充分利用FPGA的资源以及便于时钟同步是否可以考虑用FPGA来实现更多的算法预处理。