随着集成电路设计和制造水平的不断提高,测试面临着越来越多的困难,可测性设计(DFT)成为解决测试问题的主要手段。其中,内建自测试(BIST)能在芯片内部完成自测试,使产品的设计周期缩短,是一种有效的DFT方案,但其也存在一些缺点。本文结合现有低功耗测试技术技术,从如何减少测试矢量存储量、提高测试矢量相关性、降低测试功耗和保证故障覆盖率等方面作优化设计。　　本文的主要工作和创新是测试矢量优化和低功耗的优化设计。采用改进的线性反馈移位寄存器(LFSR)作为BIST矢量产生器(TPG),截断无效测试矢量,有效的过滤了冗余测试矢量,减少了矢量存储量。利用约翰逊折叠计数器对过滤后的测试矢量进行编码、解码、重排,调整测试矢量的顺序,改善测试矢量跳变率,使相邻测试矢量间实现伪单跳变,降低了因位跳变引起的动态功耗。本文采用了伪随机/折叠混合模式结构,通过两种模式有效结合,实现了矢量优化和低功耗的协同设计。　　经过验证结果表明,本文研究方案在保证电路故障覆盖率的同时,改善了相邻测试矢量之间的相关性,降低了测试功耗,各项指标都符合设计要求,使测试矢量优化和低功耗设计达到统一。该设计具有一定实用性,对电子测试领域的发展有一定的积极意义。