随着无铅表面贴装（Surface Mount Reflow，SMT）工艺的实施以及球栅阵列（Ball Grid Array，BGA）封装尺寸的逐步小型化，SMT工艺中产生的回流翘曲变形对于互连性能或质量表现出更大的影响。近年来，虽然JEDEC规范对于回流翘曲的测量及BGA器件的相关要求都已制定标准，然而考虑因素有限，使得在不同SMT工艺或封装设计条件下回流翘曲所引发的风险仍无法被准确预知。因而本论文在JEDEC标准基础之上，首先针对Intel I3、I5、I7三种系列的不同尺寸及结构的倒装芯片球栅阵列（Flip Chip Ball GridArray，FCBGA），通过阴影云纹（shadow moiré）实验得出尺寸相关因素对于芯片翘曲变形的影响，并通过ANSYS12.0建立并修正得与实验结果趋势一致的有限元模型。之后针对相同种类的I5FCBGA，研究并总结出不同升温速率条件下其变形行为及规律，同时在有限元模拟过程中进一步明确了所建立模型的适用性及局限性。最后本论文针对I5FCBGA在相同加热环境，不同基板及硅片厚度条件下的翘曲变形做了进一步的有限元模拟分析，系统得出硅片、基板厚度及两者间比例对翘曲变形的影响，并通过16组模拟结果拟合出Intel I5FCBGA回流过程中最高温度点时最大翘曲变形量相对于硅片及基板厚度的回归方程，为快速预测变形和合理设计芯片结构提供了一种有效的方法和手段。