随着MOSFET器件尺寸不断的缩小,除了带来芯片集成度的提高之外,也促使短沟道效应出现,导致器件关断时泄漏电流增大,而集成度进一步的提高更加使得功耗问题越发突出。为了解决芯片的功耗问题,一方面研究人员在设计电路时就会考虑降低功耗的问题,另一方面,他们深入器件层面探讨抑制泄漏电流的方式。目前除了在MOSFET结构上做修改之外,同时也有大量的科研人员从事新型器件结构研究,尤其是基于新工作机理的器件。而本文中的TFET正是基于量子隧穿原理的新型器件,硅基TFET具有与普通CMOS工艺相兼容,极低的关态泄漏电流,低于60mV/dec的亚阈值摆幅等优点,同时也具有低开态电流的缺点,本文通过利用低K介质与栅场板技术设计一种高开态低关态的纵向隧穿TFET。本文研究内容如下:首先,针对传统的硅基TFET开态电流过低的现象,提出在纵向隧穿的TFET结构中内嵌低K介质,改变纵向TFET结构中的电场分布,使得电场较为集中在隧穿结中,从而提高隧穿几率,进而增大开态电流,同时也能够改善亚阈值摆幅特性。其次,对引起隧穿结电场集中的介质进行研究,包括不同介电常数的介质,以及介质在本征区的位置,并得出越靠近隧穿结且介电常数越小的介质能够获得最优的电学特性结论,仿真发现介质采用真空时能够得到比较满意的各项电学性能。再次,考虑到内嵌在本征区的介质能够促使隧穿结电场增加,因此引入了另一种进一步增加隧穿结电场的方法,栅场板技术。仿真研究在不同的栅场板长度下,器件的各种电学特性变化曲线,并获得最优情况下的栅场板长度。同时结合EFC介质,获得7.22μA/μm的开态电流,69.55mV/dec的平均亚阈值摆幅,接近10-18A/μm的关态泄漏电流,该数据来源于基于SOI技术的EFC-TFET。最后,考虑一种基于普通硅衬底的EFC-TFET,普通硅衬底的应用可以大规模降低芯片成本,但同时会有增加器件关态泄漏电流的风险,通过设计一层额外的掺杂层来抑制部分衬底泄漏电流,同样可以获得10-15A/μm数量级的关态泄漏电流,具有优良的关断特性。而开态特性则由EFC结构决定。