论文部分内容阅读
高压功率器件中的横向双扩散金属氧化物半导体场效应晶体管(Lateral Double-Diffused Metal Oxide Semiconductor Field Effect Transistor,简称LDMOS)其电流在器件表面横向流动的特点,使得与CMOS工艺兼容性好。同时相比于传统功率器件来说,LDMOS器件因其击穿电压高、导通电阻低的良好特性而广泛应用。但常规LDMOS器件中耐压与导通电阻之间矛盾突出,现如今相关科研人员提出了多种解决方法包括表面变掺杂技术、轻掺杂技术、场板等。为缓和LDMOS器件耐压和导通电阻之间的矛盾关系,同时重点关注LDMOS器件结构中承担器件耐压部分的漂移区和衬底层,本文基于降低表面电场(Reduced Surface Field,简称RESURF)和降低体电场(Reduced Bulk Field,简称REBULF)技术提出了在漂移区中引入P型埋层结构、在漂移区中埋入P+埋岛结构和在衬底中埋入N+浮岛结构这三种结构。漂移区中引入多P型埋层结构:该结构在漂移区中埋入P型埋层,该P型埋层不是一个整体埋入,而是在P型埋层之间留有间隔,且该P型埋层结构的长度按照等差数列依次递减。该结构有两个栅极使得器件开态下漏源电流有两条通路,此外,引入得P型埋层辅助耗尽外延层中的漂移区,这可以提高漂移区掺杂浓度。同时埋入的P型埋层在漂移区中形成PN结,调节电场在漂移区中分布。因而该结构获得高耐压和低导通电阻。利用仿真软件MEDICI得到器件最优参数结构。在漂移区长度一致为16μm条件下,漂移区中引入多P型埋层器件结构比常规结构的耐压增加了36.4%,而导通电阻减小了52.5%。漂移区中埋入P+埋岛结构:该结构是在器件漂移区中埋入高掺杂浓度的P+埋岛。这些埋岛之间留有间隔,且埋岛在漂移区中位置较深。埋入的P+埋岛在漂移区中形成PN结,这些形成的PN结调节漂移区中电场分布。同时漂移区中P+埋岛起到了辅助耗尽漂移区的作用,起到提高漂移区中杂质的掺杂浓度的作用,从而起到降低器件开态时导通电阻。因此该结构可以获得低导通电阻和高耐压。利用仿真软件MEDICI得到器件最优参数结构。在漂移区长度一致为30μm条件下,漂移区中埋入P+埋岛结构比常规结构的耐压增加了24.7%,而导通电阻减小了53.7%。衬底中埋入N+浮岛结构:该结构是在体硅器件的衬底中埋入一系列高掺杂浓度的N+浮岛结构。这些埋入的N+浮岛在衬底层中形成一系列的PN结,这些PN结可以承担来自器件漏端高电压。在器件处于关态下,N+浮岛将漏端电势引入到衬底层中,因此该器件可以获得高击穿电压。此外,N+浮岛的辅助耗尽作用可以降低器件导通电阻。利用仿真软件MEDICI得到器件最优参数结构。在漂移区长度一致为40μm条件下,衬底中埋入N+浮岛结构比常规结构的耐压增加了85.1%,导通电阻减小了19.7%。