实时延迟线电路在电子通信系统当中有着广泛的应用,其主要功能是为信号提供一定时长的延时,以满足信号在时域或相位等方面的要求。伴随着半导体加工技术的进步,模拟有源结构的实时延迟线电路具有芯片面积小、易集成、结构简单等优点,受到了人们的广泛关注。在相控阵雷达的波束形成应用当中,由于模拟实时延迟线电路在带宽、延时精度等方面有着显著优势,用其替代传统相控阵雷达波束形成阵列中的移相器,可以有效地避免“孔径效应”,减小“渡越时间”,提高相控阵雷达系统的通信容量和抗干扰能力,提升雷达性能。随着5G通信时代的到来,研究基于CMOS工艺的具有高延时精度的模拟有源实时延迟线电路具有重要意义。本研究立足于“高精度”这一关键指标,设计了应用于波束形成和生物医学成像的高精度数控模拟有源实时延迟线电路。整个电路采用“粗调+细调”的架构,细调模块决定电路的延时精度,粗调模块扩大了电路的延时范围;细调模块和粗调模块内部分别由8个对应的“基本延时单元+路径选择开关”结构级联而成,路径选择开关受数字控制模块调节。3bit数控电路的输入与输出之间采用温度计译码,其输出电平控制电路中各路径选择开关的工作状态,通过调节信号路径中基本延时单元的个数实现对电路延时的控制。数控模块采用标准CMOS逻辑门结构设计,并用高阈值（hvt）晶体管实现,以降低静态功耗。基本延时单元和路径选择开关使用有源电感并联峰化结构负载,以达到拓展带宽的目的,并有效的避免无源电感的使用,降低芯片面积。电路使用40nm CMOS工艺设计,芯片版图核心区域面积约为0.043 mm2。设计的数控模拟有源实时延迟线后仿真结果表明,在TT工艺角下,基本细调延时单元的延时为1.37ps,其工作频段在0.4～1GHz范围,其带内最大群延迟偏差为8.02%,单级增益为0.2d B;粗调基本延时单元的延时为10.65ps,约为细调基本延时单元延时的8倍,满足延迟线电路延时单调且均匀可调的特性要求,单级增益为0.16d B。整体延迟线电路的延迟范围为0～83.2ps,群延迟偏差保持在10%以内,并且在不同的控制信号状态下,电路整体增益大于-7d B,满足幅度方面的需求;电路输入输出匹配良好,S11和S22参数分别小于-22d B和-30d B,电路隔离度很好。所设计的数控模拟实时延迟线电路满足预期指标要求。