随着大规模集成电路、FPGA（Field Programmable Gate Array）、嵌入式系统的不断发展，逻辑分析仪作为数据域测试仪器中最有用、最有代表性的一种仪器，在现代电路系统设计与测试中得到了广泛的应用，也是集成电测仪器中数字测试的核心模块。本文重点阐述了在集成仪器的背景下应用FPGA芯片实现的“基于Nios Ⅱ与uclinux的嵌入式逻辑分析仪”的硬件系统FPGA设计。　　 为有效地实现多个电测仪器的集成，仪器系统采用以主从分布式FPGA/SOPC构建仪器数字平台，主端通过设计32位Nios-Ⅱ软核处理器和外设接口把各个外围功能部件和数字逻辑电路接连结在一块FPGA中，并移植嵌入式μCLinux作为软件平台。从端包括各个分立仪器功能模块，它们通过并行总线与串行总线的方式与主端通信。本文所讨论的逻辑分析仪作为从端的一个仪器单元，主要包括中央控制模块、数据采集模块、触发核、存储与控制以及一个嵌入式频率计，它们在Nios-Ⅱ软核的控制下自动实现32个采样通道、100MHz定时采样速率、256k可调存储深度的逻辑信号采集、触发、存储及显示。文中详细讨论了逻辑分析设计中的关键技术包括多级字触发、存储延时控制、并通过分析已有的两种毛刺触发电路提出了一种新型的毛刺解决方案。最后，为了方便主端连接从端数据传输量少的外部设备，设计了一种通用的同步串行数据传输协议，并采用SOPC技术中的自定义IP核设计方法加以实现，从而能在多个工程项目中复用此模块。文中最后还演示了逻辑分析仪的软件运行界面。