随着计算机、网络及通信技术的迅速发展,数字图像及视频技术已广泛应用在安防监控、工业检测、消费电子及智能交通等领域。而如何实现数字图像的高速采集是数字图像处理一个关键技术。本文设计了基于NiosⅡ处理器的视频图像采集系统,该系统以NiosⅡ处理器为核心,结合丰富的IP内核,在单片FPGA芯片上实现了视频的高速采集和显示功能。本文首先对现有方案进行分析比较,然后提出了本系统的设计方案,重点分析了视频图像采集系统的总体架构及其实现原理。简要介绍了系统的各组成部分,并根据系统设计要求完成了芯片的选型。接着,对CMOS控制器和LCD控制器的设计做了详细的论述。CMOS控制器控制摄像头完成图像的采集和处理；并将处理后的数据存入SDRAM中。对于该模块,首先采用Verilog语言模拟I2C总线时序以实现对摄像头的初始化配置,然后控制摄像头采集图像数据。随后对采集得到的数据进行色彩空间转换以供后续LCD显示。而为了提高图像的显示质量,对转换后的图像数据进行了中值滤波处理。最后将CMOS控制器添加Avalon接口以完成IP核的封装。LCD控制器所实现的功能就是驱动液晶屏以显示采集到的图像。对于该模块,主要完成了时序控制模块的编写,DMA控制器将SDRAM中的数据读到FIFO缓存中,然后经过时序控制模块再将FIFO中的数据读出显示到LCD液晶肼上。在各个模块设计完毕之后,在SOPC Builder环境下对所需的IP核进行配置以得到系统的顶层电路。随后,在NiosⅡIDE环境下采用C浯言完成了系统的软件设计和调试,主要包括了系统驱动程序开发和系统应用程序开发两个部分。驱动程序直接和底层硬件的宏定义打交道,NiosⅡ处理器通过驱动程序实现对控制器进行操作。对于系统应用程序,本文采用了同步设计以避免CMOS和LCD接口同时访问SDRAM时所产生的读写冲突。本设计对LCD接口传输赋予了优先权,只有当LCD的DMA传输结束时CMOS的DMA传输才能开始进行。最后,对全文进行了总结和展望,提出了需要进一步改进和完善的地方。