论文部分内容阅读
随着集成电路工艺和数字信号处理技术的不断发展,要求将高精度的模/数转换器集成到VLSI数字信号处理器中。传统的Nyquist型ADC由于所能实现的转换精度受到元件精度匹配的限制,在标准的CMOS工艺中很难获得高精度。∑△ADC与过采样相结合,对量化噪声误差进行整形,有效衰减输出信号的带内量化噪声,提高了输出带内信噪比,使得利用粗精度转换器进行高精度的模/数转换成为可能。与Nyquist型ADC相比,降低了对元器件匹配精度的较高要求,使得提高精度的压力尽量转移到数字处理环节,充分利用了数字电路速度越来越快而成本日益下降的发展趋势,适用于中低频高精度信号处理场合。其结构包括∑△调制部分和降采样滤波部分,而且数字降采样滤波器的面积和功耗决定了∑△ADC的面积和功耗。本设计完成的是专门用于处理音频信号的∑△ADC中的降采样滤波器的设计,该设计的性能指标如下:精度为24位,输出信号频率为44.1kHz,通带波纹为0.02dB,阻带衰减为80dB。本论文分析了∑△调制器的结构,重点讨论了数字部分,即降采样滤波器的设计方法和电路实现,包括:CIC滤波器的降采样倍数、阶数和差分延迟因子的选取;ISOP补偿滤波器的补偿系数和内插因子的选取;一般FIR低通滤波器与半带滤波器的阶数和参数的最佳选取;基于Booth和CSD编码的乘法器设计。另外本论文提出了降低芯片面积的两种方法:深度为2的FIFO代替DFF作为数据寄存单元;RAM和时分复用乘法器的使用。降低功耗方面,本设计引入了门控时钟技术;最后提出了一种适合本设计的验证方案,使得复杂的验证问题变得可行。本设计通过Matlab工具选取和优化了各级滤波器的设计参数,采用硬件描述语言Verilog实现了电路的RTL级描述,利用Modelsim仿真工具对电路进行了功能仿真,最后基于UMC 0.18um工艺库,使用Synopsys公司的Design Compiler和Primetime对设计进行了逻辑综合和静态时序分析。