随着大数据时代的到来,针对时间序列的数据挖掘成为一个新兴的研究方向。在时间序列数据挖掘中,时间序列的相似度度量是最基础也是最重要的环节。在大量时间序列相似度度量算法中,动态时间规整(Dynamic Time warping,DTW)算法是被业界广泛认可的最佳的时间序列度量算法。随着嵌入式设备的普及和发展,时间序列数据挖掘应用于该平台的需求也日益增加。嵌入式平台对资源、性能和功耗要求较高。而对海量的时间序列相似度计算,提升嵌入式平台的性能和能量效率,进行实时处理具有重要意义。本文的主要研究工作是基于可编程片上系统(System-on-a-Programmable-Chip,SoPC)平台,通过软硬件协同设计方法,实现DTW算法的加速系统,以提升DTW计算性能并降低功耗,同时保证系统具有一定的灵活性。本文提出的DTW算法加速系统,充分利用了算法本身的并行性,实现了细粒度并行计算,具有较高的计算效率;该设计支持可配置参数计算,可配置的参数包括时间序列长度,模板数量和SakoeChiba约束半径等;本系统利用SoPC平台,进行合理的软硬件划分,基于FPGA实现的DTW-FPGA模块作为软件层的子函数被调用,提升了应用设计的灵活性。我们对本文提出的DTW算法加速系统进行了大量、全面的实验测试。实验涵盖多种数据集、针对多种应用,以性能和功耗作为主要的目标评价体系。实验中,本系统取得了平均6.91x的加速比和3.88x的能量效率提升,并且能够适应多种应用和多种数据集的计算需求,具有一定的稳定性和灵活性。