论文部分内容阅读
随着工艺特征尺寸的下降，工艺的随机偏差也越来越大，包含沟道长度、沟道宽度、栅氧厚度和阈值电压等.SRAM单元通常采用最小尺寸设计，更容易受到工艺偏差的影响.纳米工艺下，传统的6T-SRAM单元在稳定性和功耗上的劣势逐渐凸显出来.本文设计的9T-SRAM单元是6T-SRAM的一种改进，其读路径与存储节点通过读晶体管隔离，这样避免了读扰动的问题，增强了稳定性.此外该结构通过一个辅助写的晶体管实现了单端写的功能，不再需要互补的位线，降低了写操作的功耗.