自生成软信息低误码平层NAND闪存ECC纠错架构

来源 :第十八届电子信息技术学术年会 | 被引量 : 0次 | 上传用户:aiming4636j
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
LDPC码被应用于NAND闪存,但存在软信息获取和误码平层问题.本文提出了本文提出一个基于BCH码+LDPC码的NAND闪存新型ECC纠错架构.由BCH码生产软信息,提供给LDPC码.利用超算中心的计算能力,提出了一种低误码平层LDPC码构造方法,构造了低误码平层的LDPC码.经过仿真分析,本文提出的ECC纠错架构具有较好的性能.
其他文献
设计了一种毫米波频段的微波管发射机弧光和反射波联合检测保护装置.在弧光检测方案中,解决了毫米波频段波导开孔限制难题,不依赖于波导结构,实现有效的弧光检测;在反射波检测模块中,实现了基于检波波形的通用检测手段,结构简单,与发射机系统的频响特性无关.经过测试,整个保护系统的响应时间小于5us.
无源器件往往占据射频电路约80%的面积,是制约其小型化的瓶颈.通过IPD技术,可以实现无源器件的集成.高阻硅作为一种先进的衬底材料,可以实现多种无源滤波器,并且作为转接板,将有源和无源电路垂直互联,实现三维系统级封装,大幅减小体积.实现的中频滤波器体积为3mm×2mm×0.35mm,群时延小于19ns,整个三维接收机体积为16mm×16mm×4mm.
本文介绍了一种基于阻性肖特基二极管芯片UMS DBES105a的125Hz非平衡二倍频器.电路设计中使用二极管三维电磁模型,将倍频器电路分为不同的功能部分进行设计,二极管采用了实阻抗匹配,以期简化设计.经过HFSS和ADS联合仿真,在17dBm的输入功率驱动下,该倍频器最低变频损耗为8dB,3dB带宽优于20GHz.最终测试得到该倍频器在125GHz处输出功率约为8.5dBm,当固定输入功率为17
分析了自主应用平台上现有应用系统访问权限控制模式下存在的问题,指出实现各应用系统统一访问权限控制的必要性,结合我所实际情况设计了一套统一访问权限控制平台,并介绍了该平台的总体框架和访问权限控制过程.
设计了一种基于宽边纵缝驻波阵的高功率射频微波辐射系统,系统由四路矩形波导以及聚四氟乙烯天线窗组成.天线内采用真空绝缘实现天线高功率容量,天线窗真空侧采用周期刻三角槽技术抑制高功率微波介质表面击穿.在波导缝隙阵与天线窗之间设计支撑板,除支撑天线窗外还可抑制表面波电流.采用HFSS数值模拟软件对辐射系统进行了优化设计.数值模拟结果表明,设计的辐射系统在频率为1.575GHz时,增益为22.7dBi,天
通过3维粒子模拟分析了杂模振荡造成脉冲缩短的机理,提出在输入腔和中间腔之间以及两个中间腔之间的漂移管中加载吸收介质来抑制杂模振荡的方法.在束压束流分别为900kV,7.5kA时,输出微波功率为1.73GW,输出微波包络平坦,没有电子回流,程序运行时间为200ns;注入微波吸收良好,稳态功率为40kW,随时间变化波动较小.此外还计算了加载吸收介质的四个腔体开放腔的谐振频率和Q值.
Doherty功放是目前解决高峰均比通信系统中线性度和效率之间矛盾的主流功放类型.由于该类功放的功率合成部分采用了两段1/4波长的阻抗变换线,需占用较大的空间,故在低频段紧凑型的功放里受到了限制.本文采用3dB电桥设计了一款工作频率为400MHz的Doherty功率放大器,饱和输出功率可达250W.所用的电桥尺寸只有传统四分之一波长微带线的1/3.文中对3dB电桥的阻抗变换作用进行了理论分析,并用
时钟恢复电路模块是串行通信接收端中的核心模块,现有的基于FPGA的时钟恢复方案由于受到同步建立时间及锁相环固有的环路特性约束,导致恢复过程时延较大,稳定输出时钟的时间较长.如何快速高效的从接收到的串行数据中恢复出内嵌的时钟信息,成为串行通信中的关键性问题.针对现有的基于FPGA的时钟恢复方法存在恢复时钟较慢且因频繁时钟切换产生毛刺较多等问题,提出了一种基于Hogge鉴相器的快速时钟恢复方案.该方案
本文介绍了一款S频段射频收发前端,实现收发通道FDD工作,指标全面达到设计要求.其中,Tx链路包含高增益10W GaN功放电路、负压上电时序电路、驻波检测电路;Rx链路包含低噪放电路,SAW滤波器,收发通道的隔离度满足工作要求.
本文对比分析了主流的频率合成技术,对相位噪声和杂散抑制指标进行了重点分析,基于锁相环芯片LMX2485E设计了两种小数分频频率合成器方案,完成了工程设计与测试验证,结果表明,设计方案可行,性能指标满足设计要求.本文从理论和工程设计两方面对设计进行了分析验证,具有一定的工程参考价值.