【摘 要】
：
事件驱动的并行仿真中离散时间队列的设计基于建立日历队列的数学模型,但当等待事件集合的数量在重建条件附近变化时,日历队列的开销将集中在开销巨大的重建上.本文提出了一种基于双向链路的并行多日历队列,弥补了上述方法的不足,给出了算法的相关数学分析,使其仍保持出入队时间复杂度O(1)的特性.系统实验表明,并行多日历队列相比并行单日历队列对于事件的处理能力平均可提高2.1倍,并且随着处理器数目的增多,优势更
【机 构】
：
浪潮(北京)电子信息产业有限公司 北京 100085 北京航天飞行控制中心 北京 100085
【出 处】
：
第十七届计算机工程与工艺年会暨第三届微处理器技术论坛
论文部分内容阅读
事件驱动的并行仿真中离散时间队列的设计基于建立日历队列的数学模型,但当等待事件集合的数量在重建条件附近变化时,日历队列的开销将集中在开销巨大的重建上.本文提出了一种基于双向链路的并行多日历队列,弥补了上述方法的不足,给出了算法的相关数学分析,使其仍保持出入队时间复杂度O(1)的特性.系统实验表明,并行多日历队列相比并行单日历队列对于事件的处理能力平均可提高2.1倍,并且随着处理器数目的增多,优势更加的明显.
其他文献
本文实现了一种基于异步FIFO结构的外设接口模块.该模块使用异步FIFO接收高频时钟域发送的读/写请求,同时向处于低频时钟域的PCIe控制器逐个发送读/写命令,在此过程中实现系统总线协议向DBI总线协议的转换.模拟结果表明,该模块能有效地实现PCIe控制器和系统内核两个不同时钟域之间数据的可靠交换,满足PCIe链路与系统内核互连的需求.
随着工艺技术的进步,如何降低功耗已经成为当前设计的关键.本文针对时钟树综合阶段从降低负载电容角度分别探讨了时钟树构建单元的选择及时钟网络拓扑结构的优化两种不同的设计方案.通过采用混合构建单元的使用与减小时钟树规模的思想对设计进行优化,实验结果表明本文的方法显著降低了整体功耗.
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程.在该MMU结构中,TLB采用三个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持一个较大的可扩展的48位物理寻址空间。虚实地址转换支持可配置的多种页面粒度，支持粗粒度为64KB和细粒度为4KB两种页面大小,并详细论述了四级页表转换过程,TLB结构组织等.该MMU结构将作为该处理器存储系统实现的一个重要组成部
目前SRAM为了达到高可靠性和高性能,普遍采用全定制设计方法.全定制模块的时序模型对后续物理设计至关重要,因此如何有效地建立SRAM宏模块的时序模型以及准确提出LIB文件至关重要.针对某尺寸SRAM模块介绍了建立全定制SRAM宏模块时序模型的方法以及基于NanoSim BDC模拟工具采用二分法思想设计的时序库文件提取方法.同时对提取出来的LIB视图数据与采用NanoSim工具自身模拟出来的数据通过
在云计算的快速发展下,人们把更多的注意力放在大数据中心的可扩展性上.这些数据中心为了获得较好的性能和可靠性以及空间占用率大部分采用了RAID技术,尤其是RAID5.然而,RAID5存储系统面临的一个重要挑战就是如何快速地添加和移除固态硬盘以满足数据规模不断变化的要求.之前的RAID扩展方法或者需要迁移很多数据,或者不能容忍添加多个盘时带来的负载不均衡.本文提出一种基于parity动态重分布的RAI
不同于以往高斯尺度空间或近似高斯尺度空间,本文基于加性分裂算子快速创建非线性尺度空间,在图像细节信息保持性能上有所提高.利用Bhattacharyya系数描述两个有向梯度直方图分布的相似性,提取图像局部特征点.该算法表现出很好的旋转不变性、抗光照变化和抗模糊性.和SIFF和SURF相比,本文提出的算法在重复性和显著性均有较大提升.
传统的系统级调试与验证的方法,是以软硬件联合的FPGA原型验证,但是长期以来该方法一直存在错误定位困难、源代码修改不便与验证迭代周期长等不足.为了改善FPGA原型验证的以上缺点,本文设计并实现了一种基于PLI技术的系统级验证方法.采用PLI接口连接调试软件与硬件仿真环境,通过共享内存机制实现不同进程间的通信,最终达到对芯片系统级调试、验证以及RTL代码维护等目的.对于多核处理器,同样可以采用这一接
内存系统性能存在不确定性.内存系统带宽压力较大时,内存系统排队延迟占据访存延迟绝大部分.内存系统排队延迟取决于访存请求到达速率和内存命令处理速率.内存命令处理速率是影响内存系统性能的关键因素.为从理论上分析内存系统结构特性和应用程序访存特性对内存系统性能的影响,简化内存系统性能分析过程,帮助系统结构设计者发现内存系统的性能瓶颈所在,提出一种基于排队论的内存系统模型.结合内存芯片结构特性,该内存系统
分支预测是现在广泛运用于微处理器中的可以有效提升处理器性能的技术.原有的ARM9软核中并没有分支预测技术.使得其在运行分支指令时需要清空流水线,导致速度下降.通过在原有ARM9软核中设计并实现了2bC的分支预测算法,使得其在运行用C语言编写的带有for、while循环语句的测试代码时,循环代码段中仅会产生两次分支预测的失败,使得运行带有C循环语句的测试代码的速度提升了22％.
双速率三色标记算法作为一种令牌桶算法，广泛应用于流量监管、流量整形以及端口限速等网络功能实现中。本文在理论分析基础上,通过优化双速率三色标记器的配置参数,设计实现了基于FPGA的双速率三色标记器IP核.在分析、计算确定了各参数的取值范围的基础上描述了双速率三色标记器IP核的实现逻辑结构，并详细说明了IP核相关的外部接口信号。最后，通过仿真验证了双速率三色标记器IP核功能的完整性;通过实验验证了双速