代理移动IPv6网络容错方法研究

来源 :第十三届全国容错计算学术会议 | 被引量 : 0次 | 上传用户:guoyurun
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
本文提出一种代理移动IPv6(PMIPv6)网络容错方法,解决PMIPv6中两类移动管理实体,区域移动锚点LMA和移动接入网关MAG的可靠性问题。针对PMIPv6中LMA的单点故障问题,在同一PMIPv6域内进行多LMA部署,并引入LMA主-备关系,通过备-LMA对主-LMA主动的失效检测和服务接管,实现失效LMA的快速服务恢复。针对PMIPv6中失效MAG服务不可替代问题,在域内构建多个MAG池(即服务可替代的MAG集合),使得各MAG至少归属于一个池,某MAG失效后,它所在池的另一有效MAG快速接管其服务。通过系统仿真证明,该方法容错效率高,不仅能保障系统所服务的移动节点(MN)不因移动管理实体失效而失去网络连接,还能有效降低实体失效对MN上层应用造成的影响;方法引入的客错开销小,当系统处于稳定服务状态时,容错信令相比PMIPv6基本信令可忽略。
其他文献
功耗问题一直是制约集成电路设计的重要因素.随着利用线程级并行性来提高性能的微处理器的出现,人们开始研究多线程环境下的体系结构级功耗分析方法。本文使用一种线程流水的模型,将体系结构级功耗模拟工具Wattch由单线程环境向多线程环境移植,使其能够模拟单芯片多处理器的线程级并行工作方式。文章最后通过实验表明,移植后的Wattch工具可以正确的进行模拟。
为了提高基于商用器件(COTS)的空间信息处理系统在空间环境中的抗单粒子翻转(SEU)能力,提出了基于FPGA的多级容错机制,即系统级的双机容错设计和模块级的存储模块冗余设计,其中存储模块的冗余设计包括对SRAM的纠锗检错(EDAC)设计和对FLASH的三模冗余(TMR)设计。经过可靠性分析以及实验验证表明,多级容错机制使得空间信息处理系统的抗SEU能力得到了显著提高。论文提出的多级容错机制已成功
流量清洗技术是在互联网骨干网层面解决DDoS攻击问题的一个有效手段,本文提出一种基于控制与决策分离的新型流量清洗体系结构,并利用现有的分流设备开发出一个流量清洗原型系统。新型体系结构解决了现有流量清洗技术在网络稳定性、部署灵活性和处理性能等方面存在的不足。
最近几年,计算机体系突破了冯诺曼的框框,遘向多处理器结构道路,组成模仿生物的智能的神经网络。光刻和晶片制造技术的进步,使计算机硬件的成本大降,通信带宽,取代了记忆体和处理器,成为计算系统中最渴求的资源,怎样在芯片间,传输最多的信号,成为一个重要的话题。本文提出一种芯片间的通信通道,模拟生物神经脊,将多个神经结堆叠成为螺旋形的脊索。把数以百计的芯片,连接成一组经过总线联结的网络,为多处理单元并行运算
首先针对多处理器嵌入式系统特点,提出了基于硬件芯片和模块功能的配置项划分方法;其次从第三方测试角度,提出了配置项级与系统级相结合的软件测试策略;在此基础上,提出了在线仿真测试、整机模拟测试、目标机测试等相结合的测试方法。测评实践表明,所提出的测试策略和方法能更为有效地提高多处理器嵌入式软件的测试质量。
最优测试序列的产生是一个NP完全问题。因此,在最优解和计算复杂度之间寻求一种平衡的近优测试序列算法受到普遍关注。本文中,我们提出应用α-β剪枝策略与Minimax近优测试序列算法结合,这将以更高计算效率得到与Minimax同样的测试序列。在理想情况下,α-β剪枝后比不剪枝前的计算效率将提高一半。通过对实例分析和实验结果,验证了该方法的有效性。
本文针对目前国内外尚无专用于Noc测试的平台的现状,提出了一种基于FPGA的NoC测试平台设计。该平台能够实现常用的NoC拓扑结构,多种路由算法,并能进行各级故障建模和故障插入。本文着重介绍了测试平台的设计思路、switch中虚通道和路由仲裁器的设计,介绍了平台的各种功能的实现方式。文章给出了部分设计的RTL描述和使用QUATUS 8.1进行的时序仿真结果,验证了平台部分设计的正确和有效性。
存储技术发展极其迅速,为了及时跟踪存储新技术,主要对业界典型存储部件架构进行研究,讨论存储部件的核心技术,提出网络存储部件典型的体系架构和进一步研究工作,最后阐明了实现自主知识产权的安全可信存储部件的想法。
旅行商问题(TSP)是经典的组合优化问题,本文提出两种新的采用Hopfield网络求解TSP问题的算法。通过改进传统Hopfield网络求解TSP问题设计的能量函数,简化了Hopfield网络的神经元数目和结构,提高了算法优化效率。另外本文通过固定出发点等价相应的环路解,缩小了优化范围,减小了求解空间维数,在保证所求解的正确性与可行性的基础上大幅减少了计算开销,提高了算法速度。仿真结果表明,对能量
RFID(Radio frequency identification)作为一项高速发展中的技术,其实际应用中的安全问题一直备受人们的关注。目前,国内外的专家、学者已经在多方面提出了一系列解决方案,包括物理方法、基于密码学的安全协议,以及二者的结合应用等,但其中很多种方法都存在一定缺陷,且研究空间渐小。针对于此,本文从RFID系统硬件加密角度出发,提出了一种基于可重构、可扩展设计的RFID安全芯片