一种基于FPGA的NoC硬件测试平台的设计

来源 :第十三届全国容错计算学术会议 | 被引量 : 0次 | 上传用户:mynickelly
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
本文针对目前国内外尚无专用于Noc测试的平台的现状,提出了一种基于FPGA的NoC测试平台设计。该平台能够实现常用的NoC拓扑结构,多种路由算法,并能进行各级故障建模和故障插入。本文着重介绍了测试平台的设计思路、switch中虚通道和路由仲裁器的设计,介绍了平台的各种功能的实现方式。文章给出了部分设计的RTL描述和使用QUATUS 8.1进行的时序仿真结果,验证了平台部分设计的正确和有效性。
其他文献
为了克服全球计算环境中计算节点的动态性的特征,引入了计算节点可信任度模型,该模型分别收集节点的历史任务完成情况和专门测试节点对计算节点的测试情况这两条独立的证据,并利用Dempster—Shafer(D-S)合成法则对影响计算节点可信任度的这两条因素进行综合处理,得到该节点基于时间段的可信任度。可信任模型可以用于网格平台的任务调度、任务迁移及网格平台的性能预测等。通过一种轻量级的桌面网格平台上的基
为了提高高速网络入侵检测系统的性能,基于二次分流和实时负载反馈的思想,设计了一个基于集群的并行入侵检测系统的体系结构,设计并实现了分流组件中的分流算法。实验结果表明,该系统结构在高速网络环境下具有较快的处理速度和较低的丢包率,从而有效地改进数据转发的速度和并行入侵检测的效率。
随着计算机系统的不断普及,计算机系统的安全性越来越受到重视。软件安全漏洞是计算机系统的设计缺陷,大多数恶意攻击都源自于软件中各种各样的漏洞。因此,如何快速地分析和挖掘系统的软件漏洞是信息安全领域的重要挑战。本文先简单介绍了逆向工程,提出了一种基于输入模糊测试的软件漏洞分析法,并结合具体实例对具有缓冲区溢出漏洞的应用程序进行了分析和研究,阐述了其漏洞产生的原理,从而证明了输入模糊测试法对漏洞分析的有
最优化理论和方法在经济计划、工业设计、生产调度、控制等方面都得到了广泛的使用。本文将从解空间学习与变换的角度对基于梯度信息的传统优化算法和目前发展比较迅速的现代优化算法进行综述,介绍几种与此有关的算法技巧,并通过几个典型的优化实例对这些方法进行分析比较。
功耗问题一直是制约集成电路设计的重要因素.随着利用线程级并行性来提高性能的微处理器的出现,人们开始研究多线程环境下的体系结构级功耗分析方法。本文使用一种线程流水的模型,将体系结构级功耗模拟工具Wattch由单线程环境向多线程环境移植,使其能够模拟单芯片多处理器的线程级并行工作方式。文章最后通过实验表明,移植后的Wattch工具可以正确的进行模拟。
为了提高基于商用器件(COTS)的空间信息处理系统在空间环境中的抗单粒子翻转(SEU)能力,提出了基于FPGA的多级容错机制,即系统级的双机容错设计和模块级的存储模块冗余设计,其中存储模块的冗余设计包括对SRAM的纠锗检错(EDAC)设计和对FLASH的三模冗余(TMR)设计。经过可靠性分析以及实验验证表明,多级容错机制使得空间信息处理系统的抗SEU能力得到了显著提高。论文提出的多级容错机制已成功
流量清洗技术是在互联网骨干网层面解决DDoS攻击问题的一个有效手段,本文提出一种基于控制与决策分离的新型流量清洗体系结构,并利用现有的分流设备开发出一个流量清洗原型系统。新型体系结构解决了现有流量清洗技术在网络稳定性、部署灵活性和处理性能等方面存在的不足。
最近几年,计算机体系突破了冯诺曼的框框,遘向多处理器结构道路,组成模仿生物的智能的神经网络。光刻和晶片制造技术的进步,使计算机硬件的成本大降,通信带宽,取代了记忆体和处理器,成为计算系统中最渴求的资源,怎样在芯片间,传输最多的信号,成为一个重要的话题。本文提出一种芯片间的通信通道,模拟生物神经脊,将多个神经结堆叠成为螺旋形的脊索。把数以百计的芯片,连接成一组经过总线联结的网络,为多处理单元并行运算
首先针对多处理器嵌入式系统特点,提出了基于硬件芯片和模块功能的配置项划分方法;其次从第三方测试角度,提出了配置项级与系统级相结合的软件测试策略;在此基础上,提出了在线仿真测试、整机模拟测试、目标机测试等相结合的测试方法。测评实践表明,所提出的测试策略和方法能更为有效地提高多处理器嵌入式软件的测试质量。
最优测试序列的产生是一个NP完全问题。因此,在最优解和计算复杂度之间寻求一种平衡的近优测试序列算法受到普遍关注。本文中,我们提出应用α-β剪枝策略与Minimax近优测试序列算法结合,这将以更高计算效率得到与Minimax同样的测试序列。在理想情况下,α-β剪枝后比不剪枝前的计算效率将提高一半。通过对实例分析和实验结果,验证了该方法的有效性。