论文部分内容阅读
本次技术创新的重点是通过对超长精密零件工艺进行系统的改进,目的是保障加工的尺寸、位置精度,降低加工成本,缩短加工周期,提高产品送检合格率.该项成果将广泛地解决超长精密系列零件的加工问题,有效地确保了电讯指标的实现.
超长精密零件加工工艺改进
【摘 要】
：
本次技术创新的重点是通过对超长精密零件工艺进行系统的改进,目的是保障加工的尺寸、位置精度,降低加工成本,缩短加工周期,提高产品送检合格率.该项成果将广泛地解决超长精密系列零件的加工问题,有效地确保了电讯指标的实现.
【机 构】
：
中国电子科技集团公司第三十八研究所
【出 处】
：
第九届机械加工技术学术年会
【发表日期】
：
2004年11期
其他文献
多级电路的快速实现一般由动静相间结合的多米诺电路方法实现,但动态电路的N型动态门是由一个下拉网络(PDN)与一个时钟控制的N管(Mc)串联组成,延时还是比较大,尤其是在多级级联的树型结构中.本文就针对此电路提出去掉此M.,加快速度,提高频率的改进方法,并详细讨论了因时钟变化引起的求值、预冲相同步及电路通路的解决方案,同时分析了在Han-Carlson多级级联的树型结构中这样的改进对频率有很大提高的
存储延迟对微处理器性能的影响越来越大,开发存储级并行(MLP,MemoryLevelParallelism)已经成为提高微处理器性能的关键,本文在深入研究显示并行指令计(EPIC)微处理器基本执行模式的基础上,从最大化隐藏存储延迟、提高MLP角度出发,提出了一种可以有效提高MLP的优化指令锁步执行模型--OLSM执行模型,并根据OLSM模型,建立了一种适合EPIC思想的层次存储结构.这种存储结构可
随着工艺水平的提高,片上全局互连成为限制芯片性能进一步提高的一大瓶颈.本文就片上全局互连的设计方法进行了研究,介绍了片上全局互连设计的技术背景及其面临的技术难点并综合介绍了片上全局互连设计在电路级设计中的几种设计优化方法,最后对于片上全局互连设计的发展方向和一些有待进一步研究的问题进行了探讨.
CAM是cache的低功耗瓶颈.本文研究了常用CAM单元的组织结构,提出了CAM单元的功耗估计模型,并针对其低功耗瓶颈提出一种新型的高速低功耗的CAM单元设计.该设计在满足性能的前提下使得4bank×4entry×161ine×24bit的CAM阵列平均功耗降低为原有功耗的74％.
HSTL电平标准是一种新兴的高速数据传输技术.结合实际应用的需要,本文给出了一对满足HSTL电平标堆的I/Obuffer的设计,并进行了版图实现.对电路进行了Hspice模拟,结果显示本文给出的设计达到了较高的性能.
随着设计尺寸和设计复杂度的不断增加,设计验证已经成为整个设计过程中的严重瓶颈,文章回顾了系统级验证的一些技术,针对我们设计的64位CPU系统级验证,设计了CPU系统级自动化验证平台.实践表明,该平台简化了验证流程,提高了验证效率.
本文给出了基于RLC模型的树形互连线50％延迟和判断信号完整性的估算公式.由于算法考虑到互连线电感的影响,具有与Elmore延迟相同的算法复杂度,算法的估算精度高于Elmore延迟,因此可以用于指导分析优化深亚微米集成电路设计.
本文介绍了一种利用PC机EPP并行接口调试FPGA硬件逻辑设计的方法,包括FPGA的调试逻辑与EPP接口逻辑设计和基于WINDOWS环境的调试软件设计.实践证明,该方法不仅节约开发成本,而且能有效缩短开发周期.
面向SoC系统高层设计,本文提出一种基于XML的事务级IP库的管理技术.基本思想是:a)先定义事务级IP核的描述模型TAM和存放格式.b)针对事务级IP核的特点,以IP核的功能作为IP搜索的主要因素,把功能相同的IP核封装在同一个XML文件中.这种方法优化了IP核存储结构.实验证明,这种事务级IP核的管理技术能突出IP库的层次特点,提高IP核的搜索效率,有助于事务级向上、向下分别到算法级和RTL级