本文采用Altera公司的FPGA器件Cyclone Ⅲ系列EP3C10作为核心器件构成了R-S(255,223)编码系统;利用Quartus Ⅱ 9.0作为硬件仿真平......

研究了基于QuartusⅡ9.0软件的时序逻辑电路设计方法,其中程序设计法采用了Verilog HDL语言。以同步4位二进制可逆计数器为例演示......