部分积阵列相关论文
以实现25×18位带符号快速数字乘法器为目标,采用改进的基4Booth算法以3位编码产生部分积,优化最低位产生电路,使用统一的操作......
乘法器是数字信号处理和媒体处理中应用最多,硬件面积最大的执行部件.文章提出了一种新颖的可重组乘法器的设计方法,并与常规的可......
针对当前乘法器设计难于兼顾路径延时和版图面积的问题,设计一种新型的32位有符号数乘法器结构。其特点是：采用改进的Booth编码,生......
