锁相环(Phase-LockedLoop，PLL)作为系统芯片(SystemonChip，SoC)的一个重要模块，为整个芯片提供高速时钟。随着半导体工艺的发展，集成电......

为解决传统基于游标原理锁相环片上抖动测量电路的问题，提出了一种基于多精度游标（MRV）原理的锁相环抖动内建自测试技术。该原理不仅......

提出了一种基于游标延时链结构的可变分辨率片上时钟抖动测量系统.为消除外部参考时钟引入的误差,利用单周期延时模块实现了自参考......

电荷泵锁相环因稳定性高、功耗相对较小等优点被广泛的用作微处理器的时钟产生模块。随着数字系统频率的攀升，时钟周期不断减小，时序......