格雷码计数器相关论文
针对格雷码理论研究较少的问题,利用布尔代数等数学工具,研究了格雷码的部分数学性质,包括格雷码的权值、奇偶性、反码、补码、±1......
该文介绍了格雷码的概念和使用格雷码计数的原因并给出了多位格雷码计数器的VerilogHDL的两种描述方法。......
格雷编码的计算机程序存贮器地址总线没能推广的主要问题是格雷码计数器不便于置数．将奇产生电路用于格雷码计数器中，设计了附加位预......
为了提高延时的精度和范围，解决两者之间的矛盾，本文提出了一种利用不同时钟之间的相位关系提高延时精度的方法。该方法首先利用FPGA......
提出一种可实现占空比为50%的7倍时钟分频电路的高可靠性设计方案,并分别给出由分立元件组构和由Verilog HDL语言描述的2种实现方......
移位时序控制器是高级在轨系统帧同步发送器设计的一部分,通过分析移位时序控制器的特点及其在传输过程中所遇到的各种问题,设计了......
摘 要：提出了利用倍频器和格雷码计数器实现等占空比奇数分频电路，其中倍频器要严格控制好时序，以使整个电路正常工作。文中给出了3分......
在X射线脉冲星地面实验系统的仿真源所产生的X射线并经过前置电路转换成光子脉冲的基础上,设计了一种高精度的光子脉冲到达时间测......
异步FIFO是一种先进先出电路，可以有效解决异步时钟之间的数据传递。通过分析异步FIFO设计中的难点，以降低电路中亚稳态出现的概率为......
对多时钟系统的同步问题进行了讨论,提出了亚稳态的概念及其产生机理和危害;叙述了控制信号和数据通路在多时钟域之间的传递;讨论......
根据CMOS电路动态功耗模型对格雷码计数器的分析，并在MAX＋PlusⅡ环境用Verilog语言对其设计和仿真，从而得出gray16的仿真波形图。最后......
简述了格雷码的来源和发展历史,介绍了格雷码的轴角编码器的输出原理,以及格雷码的两大特点,一是数与数之间都只发生一位跳变,二是......
主要讨论了FPGA设计中毛刺信号产生的原因,分析总结了处理毛刺信号的几种方法,通过对毛刺信号的处理可以提高芯片的稳定性.......
只有最初级的逻辑电路才使用单一的时钟。大多数与数据传输相关的应用都有与生俱来的挑战,即跨越多个时钟域的数据移动,例如磁盘......
根据格雷码的特性,介绍了一种用拆分计数方式实现多位格雷码计数器的方法。在QuartusⅡ开发平台上使用VHDL编程实现32位格雷码计数......
根据CMOS电路动态功耗模型对格雷码计数器的分析,并在MAX+PlusⅡ环境用Verilog语言对其设计和仿真,从而得出gray16的仿真波形图。......
将二进制计数器和异或门组合在一起相当于准格雷码计数器;用二进制计数器驱动T′触发器,可以容易实现真正的格雷码计数器.用CPLD实......
通过介绍Multisim软件的功能和特点,结合格雷玛计数器的设计实例,叙述了在Multisim软件平台进行时序逻辑电路的设计原理及构成方法......
简单分析了PLD/FPGA内部产生毛刺、影响和其产生过程、原理。通过改变毛刺产生条件（采用格雷码取代二进制计数器）,采用同步电路等方......
