时钟树设计相关论文
芯片后端设计采用Synopsys公司Astro工具进行自动布局布线，芯片物理验证使用Mentor Graphics公司Calibre进行版图的DRC／LVS等检查，最......
本文介绍了一种SoC芯片架构，及其在0．18μmCMOS工艺上以Talus为主导EDA工具的物理实现。该芯片包含41个时钟域，4种低功耗工作模式，2个......
随着集成电路工艺的发展，集成电路后端物理设计变得越来越复杂，遇到了很多新的挑战。本文介绍了一款65nm工艺百万门级芯片的物理设计......
