论文部分内容阅读
摘 要：片上无源电感是射频集成电路中广泛使用的重要器件，它决定着一些关键组成电路的主要性能指标。但CMOS衬底的高电导率特性使片上无源电感的损耗变大、Q值降低。为了解决这个问题，一种基于有源负阻架构的片上无源电感Q值提升电路在文中被提出。利用该电路不但可以在较宽的频率范围内大幅提升片上无源电感的Q值，还能够使电路的等效感值在有效带宽内仍取决于无源电感本身。
关键词：CMOS;片上电感;Q值
中图分类号：TN432文献标识码：A
在成本、集成度和功耗等方面因素的推动下CMOS技术已经获得了前所未有的发展。然而，在射频电路设计方面由于普通CMOS工艺的低电阻率衬底导致了无源电感的低Q值，这在很大程度上限制了一些射频电路，如：低噪声放大器、压控振荡器和滤波器的工作性能。
国内外对片上无源电感Q值优化的研究主要是基于对硅基无源器件损耗机理的认识，这种损耗主要有三个来源：[1]金属的欧姆损耗、介质的极化损耗和半导体硅衬底与金属电磁耦合形成的损耗。因此，为优化电感的Q值可以采用降低金属欧姆损耗的方案，如：增加线宽、使用高电导率金属做导线、多层金属并联[2]等;或采取在电感下方放置屏蔽层来降低金属—衬底耦合损耗的方案;[3]还可以采用改变元件形状的方案，[4]这种方案利用的原理是面积一定、形状越接近圆形的正多边形周长越小。因此，虽然器件的Q值得到了小幅提升，然而感值却下降了。
除了直接对片上无源电感的Q值进行优化外，还可以利用CMOS负阻电路设计高Q值的有源电感替代无源电感，但这种应用非常有限。主要是由于传统有源电感的通用性较差，需要同时调节晶体管的尺寸和电流来改变所需频率处的Q值，而且晶体管尺寸的改变会导致感值的改变。利用相同有源电感架构在不同频率处实现高Q值的电路设计过程既复杂又困难。
为了克服现有技术在优化无源电感Q值方面的不足，本文基于感性有源负阻电路的架构，提出一种射频无源电感的Q值提升电路，利用感性有源负阻电路的特性将其与无源电感并联，融合它们各自的优点，在所需频率处抵消无源电感的寄生电阻而保持无源电感的感值基本不变，最终实现无源电感Q值的大幅提升。
1 电路设计
为解决上述技术问题，本文通过以下电路设计来实现：一种射频无源电感的Q值提升电路，其特征在于：包括第一NMOS晶体管M1、第二NMOS晶体管M2、第三NMOS晶体管M3、第四NMOS晶体管M4、有损射频无源电感器L、电阻器R和直流电流源I。
直流电源VDD分别连接电感器L的一端、电阻器R的一端和第四NMOS晶体管M4的漏极，电感器L的另一端分别连接第三NMOS晶体管M3的漏极、第四NMOS晶体管M4的栅极和射频无源电感的Q值提升电路的引出端，电阻器R的另一端连接第三NMOS晶体管M3的栅极，第三NMOS晶体管M3的源极分别连接第一NMOS晶体管M1的漏极和第二NMOS晶体管M2的栅极，第四NMOS晶体管M4的源极分别连接第二NMOS晶体管M2的漏极和第一NMOS晶体管M1的栅极，第一NMO0S晶体管M1的源极和第二NMOS晶体管M2的源极连接在一起后接在直流电流源I的一端，直流电流源I的另一端接到直流地。
其中，所述的第二NMOS晶体管M2的栅宽与栅长之比均大于第一NMOS晶体管M1和第三NMOS晶体管M3的栅宽与栅长之比;第四NMOS晶体管M4的栅宽与栅长之比均大于第一NMOS晶体管M1和第三NMOS晶体管M3的栅宽与栅长之比。
2 电路实现
本文利用四个NMOS晶体管、电阻器R和直流电流源I组成一个有源感性负阻电路以改善与之并联的有损射频无源电感器L的Q值。参看图1，所提出的射频无源电感Q值提升电路包括第一NMOS晶体管M1、第二NMOS晶体管M2、第三NMOS晶体管M3、第四NMOS晶体管M4、一个有损射频无源电感器L、一个电阻器R和一个直流电流源I，第一NMOS晶体管M1和第二NMOS晶体管M2相互连接成交叉互耦对，即：直流电源VDD分别连接电感器L的一端、电阻器R的一端和第四NMOS晶体管M4的漏极，电感器L的另一端分别连接第三NMOS晶体管M3的漏极、第四NMOS晶体管M4的栅极和射频无源电感的Q值提升电路的引出端，电阻器R的另一端连接第三NMOS晶体管M3的栅极，第三NMOS晶体管M3的源极分别连接第一NMOS晶体管M1的漏极和第二NMOS晶体管M2的栅极，第四NMOS晶体管M4的源极分别连接第二NMOS晶体管M2的漏极和第一NMOS晶体管M1的栅极，第一NMOS晶体管M1的源极和第二NMOS晶体管M2的源极连接在一起后接在直流电流源I的一端，直流电流源I的另一端接到直流地，从引出端看进去该射频无源电感Q值提升电路实际上形成一个新的有源电感电路。
第二NMOS晶体管M2的栅宽与栅长之比均大于第一NMOS晶体管M1和第三NMOS晶体管M3的栅宽与栅长之比;第四NMOS晶体管M4的栅宽与栅长之比均大于第一NMOS晶体管M1和第三NMOS晶体管M3的栅宽与栅长之比。NMOS晶体管尽量采用CMOS工艺所支持的射频管，栅长选工艺能够支持的最小尺寸;根据有损射频无源电感L自身的Q值峰值频率初步设定第一NMOS晶体管M1～第四NMOS晶体管M4的总栅宽，再通过改变电阻器R和直流电流源I的值对有损射频无源电感L的Q值及其峰值频率进行细调。
利用四个NMOS晶体管和直流电流源I组成一个负阻可以精细调节的感性有源负阻电路，负阻通过改变直流电流源I的值进行调节，电阻器R跨接在第三NMOS晶体管M3的栅极和直流電源VDD之间用来调节Q值的峰值频率，从引出端看进去的Q值提升电路的感值由跨接在引出端和直流电源VDD之间的无源电感的感值决定。
根据图1所示射频无源电感Q值提升电路的结构，按所有NMOS晶体管栅长为0.18μm，第一NMOS晶体管M1的总栅宽4.5μm、第二NMOS晶体管M2的总栅宽10.2μm、第三NMOS晶体管M3的总栅宽4μm和第四NMOS晶体管M4的总栅宽10.5μm配置好晶体管的尺寸，电阻器R和直流电流源I的值根据有损射频无源电感L的值来选取。 由图1中可以得到射频无源电感Q值提升电路的小信号电路简化模型，如图2所示：
图中G1、G2、G3和G4分别代表第一NMOS晶体管M1、第二NMOS晶体管M2、第三NMOS晶体管M3和第四NMOS晶体管M4的栅极，Vgs1、Vgs2、Vgs3和Vgs4分别指各NMOS晶体管的栅源电压，gm1、gm2、gm3和gm4分别指各NMOS晶体管的跨导，Cgs3是第三NMOS晶体管M3栅源之间的寄生电容，R0是有损射频无源电感L的寄生电阻，v和i分别是由引出端看进去的小信号电压和由G4看进去的电流，Z′in表示不包含有损射频无源电感L由引出端看进去的电路的输入阻抗，Zin表示包含有损射频无源电感L由引出端看进去的电路的输入阻抗。分析图2所示电路的工作原理，可以推导出感性有源负阻电路在提升射频无源电感方面的作用。由图1和图2易知，v和i满足如下关系：
其中，Q0=ωL/R0。由式（5）可知进一步调节R的值可以改变L′的值，再根据式（8），在理想情况下若L′=L，则Q→∞，因此Q值的提升得到了实現。由式（7）可知，此时电路等效电感Leff的表达式为：
因此，Leff的值仍由L决定，与R和I的值无关。
3 仿真对比
这里需要进一步说明的是，为了简化讨论得到具有指导意义的结论，图2的简化模型中忽略了第一NMOS晶体管M1、第二NMOS晶体管M2和第四NMOS晶体管M4的栅源寄生电容和各NMOS晶体管的漏源电阻。因此，实际按图1设计的射频无源电感Q值提升电路的等效Q值总是有限的;等效电感Leff也应是式（9）的修正值。图3给出了有损射频无源电感器L电感值不同时，Q值提升的效果，图中添加了与有损射频无源电感L原来Q值的对比。从图3可以看出，采用Q值提升技术以后，在Q值峰值频率左右大于1GHz带宽内无源电感的Q值由10以内提高到了100以上，其中最高Q值超过了600。图4给出了有损射频无源电感器L的感值与Q值提升电路等效感值Leff的对比，可以看出Q值的峰值频率附近L与Leff差别很小，这证实了Q值提升电路等效电感的感值主要由无源电感决定。
4 结论
通过本文对采用Q值提升技术的电路仿真对比，Q值提升电路等效电感的感值主要由无源电感决定。该电路应用通用性好，通过改变电阻器R的值和直流电流源I的值即可获得所需频率处的高Q值，晶体管的尺寸不需要做出改变，而且覆盖带宽宽。
参考文献：
[1]韦家驹.硅基射频集成电路无源器件的分析与建模[D].南京：东南大学信息科学与工程学院，2012.
[2]J.N.Burghartz，M.Soyuer，K.A.Jenkins，et al.High-Q inductors in standard silicon interconnect technology and its application to an integrated RF power amplifier[C].International of Electron Devices Meeting，Washington：IEDM Press，1995，pp：1015-1018.
[3]J.Shi，W.-Y.Yin，H.Liao and J.-F.Mao.The enhancement of Q factor for patterned ground shieldinductors at high temperatures[J].IEEE Transactions on Magnetics，2006，42（7）：1873-1875.
[4]A.M.Niknejad and R.G.Meyer.Analysis，design，and optimization of spiral inductors and transformers for Si RF IC’s[J].IEEE Journal of Solid-State Circuits，1998，33（10）：1470-1481.
关键词：CMOS;片上电感;Q值
中图分类号：TN432文献标识码：A
在成本、集成度和功耗等方面因素的推动下CMOS技术已经获得了前所未有的发展。然而，在射频电路设计方面由于普通CMOS工艺的低电阻率衬底导致了无源电感的低Q值，这在很大程度上限制了一些射频电路，如：低噪声放大器、压控振荡器和滤波器的工作性能。
国内外对片上无源电感Q值优化的研究主要是基于对硅基无源器件损耗机理的认识，这种损耗主要有三个来源：[1]金属的欧姆损耗、介质的极化损耗和半导体硅衬底与金属电磁耦合形成的损耗。因此，为优化电感的Q值可以采用降低金属欧姆损耗的方案，如：增加线宽、使用高电导率金属做导线、多层金属并联[2]等;或采取在电感下方放置屏蔽层来降低金属—衬底耦合损耗的方案;[3]还可以采用改变元件形状的方案，[4]这种方案利用的原理是面积一定、形状越接近圆形的正多边形周长越小。因此，虽然器件的Q值得到了小幅提升，然而感值却下降了。
除了直接对片上无源电感的Q值进行优化外，还可以利用CMOS负阻电路设计高Q值的有源电感替代无源电感，但这种应用非常有限。主要是由于传统有源电感的通用性较差，需要同时调节晶体管的尺寸和电流来改变所需频率处的Q值，而且晶体管尺寸的改变会导致感值的改变。利用相同有源电感架构在不同频率处实现高Q值的电路设计过程既复杂又困难。
为了克服现有技术在优化无源电感Q值方面的不足，本文基于感性有源负阻电路的架构，提出一种射频无源电感的Q值提升电路，利用感性有源负阻电路的特性将其与无源电感并联，融合它们各自的优点，在所需频率处抵消无源电感的寄生电阻而保持无源电感的感值基本不变，最终实现无源电感Q值的大幅提升。
1 电路设计
为解决上述技术问题，本文通过以下电路设计来实现：一种射频无源电感的Q值提升电路，其特征在于：包括第一NMOS晶体管M1、第二NMOS晶体管M2、第三NMOS晶体管M3、第四NMOS晶体管M4、有损射频无源电感器L、电阻器R和直流电流源I。
直流电源VDD分别连接电感器L的一端、电阻器R的一端和第四NMOS晶体管M4的漏极，电感器L的另一端分别连接第三NMOS晶体管M3的漏极、第四NMOS晶体管M4的栅极和射频无源电感的Q值提升电路的引出端，电阻器R的另一端连接第三NMOS晶体管M3的栅极，第三NMOS晶体管M3的源极分别连接第一NMOS晶体管M1的漏极和第二NMOS晶体管M2的栅极，第四NMOS晶体管M4的源极分别连接第二NMOS晶体管M2的漏极和第一NMOS晶体管M1的栅极，第一NMO0S晶体管M1的源极和第二NMOS晶体管M2的源极连接在一起后接在直流电流源I的一端，直流电流源I的另一端接到直流地。
其中，所述的第二NMOS晶体管M2的栅宽与栅长之比均大于第一NMOS晶体管M1和第三NMOS晶体管M3的栅宽与栅长之比;第四NMOS晶体管M4的栅宽与栅长之比均大于第一NMOS晶体管M1和第三NMOS晶体管M3的栅宽与栅长之比。
2 电路实现
本文利用四个NMOS晶体管、电阻器R和直流电流源I组成一个有源感性负阻电路以改善与之并联的有损射频无源电感器L的Q值。参看图1，所提出的射频无源电感Q值提升电路包括第一NMOS晶体管M1、第二NMOS晶体管M2、第三NMOS晶体管M3、第四NMOS晶体管M4、一个有损射频无源电感器L、一个电阻器R和一个直流电流源I，第一NMOS晶体管M1和第二NMOS晶体管M2相互连接成交叉互耦对，即：直流电源VDD分别连接电感器L的一端、电阻器R的一端和第四NMOS晶体管M4的漏极，电感器L的另一端分别连接第三NMOS晶体管M3的漏极、第四NMOS晶体管M4的栅极和射频无源电感的Q值提升电路的引出端，电阻器R的另一端连接第三NMOS晶体管M3的栅极，第三NMOS晶体管M3的源极分别连接第一NMOS晶体管M1的漏极和第二NMOS晶体管M2的栅极，第四NMOS晶体管M4的源极分别连接第二NMOS晶体管M2的漏极和第一NMOS晶体管M1的栅极，第一NMOS晶体管M1的源极和第二NMOS晶体管M2的源极连接在一起后接在直流电流源I的一端，直流电流源I的另一端接到直流地，从引出端看进去该射频无源电感Q值提升电路实际上形成一个新的有源电感电路。
第二NMOS晶体管M2的栅宽与栅长之比均大于第一NMOS晶体管M1和第三NMOS晶体管M3的栅宽与栅长之比;第四NMOS晶体管M4的栅宽与栅长之比均大于第一NMOS晶体管M1和第三NMOS晶体管M3的栅宽与栅长之比。NMOS晶体管尽量采用CMOS工艺所支持的射频管，栅长选工艺能够支持的最小尺寸;根据有损射频无源电感L自身的Q值峰值频率初步设定第一NMOS晶体管M1～第四NMOS晶体管M4的总栅宽，再通过改变电阻器R和直流电流源I的值对有损射频无源电感L的Q值及其峰值频率进行细调。
利用四个NMOS晶体管和直流电流源I组成一个负阻可以精细调节的感性有源负阻电路，负阻通过改变直流电流源I的值进行调节，电阻器R跨接在第三NMOS晶体管M3的栅极和直流電源VDD之间用来调节Q值的峰值频率，从引出端看进去的Q值提升电路的感值由跨接在引出端和直流电源VDD之间的无源电感的感值决定。
根据图1所示射频无源电感Q值提升电路的结构，按所有NMOS晶体管栅长为0.18μm，第一NMOS晶体管M1的总栅宽4.5μm、第二NMOS晶体管M2的总栅宽10.2μm、第三NMOS晶体管M3的总栅宽4μm和第四NMOS晶体管M4的总栅宽10.5μm配置好晶体管的尺寸，电阻器R和直流电流源I的值根据有损射频无源电感L的值来选取。 由图1中可以得到射频无源电感Q值提升电路的小信号电路简化模型，如图2所示：
图中G1、G2、G3和G4分别代表第一NMOS晶体管M1、第二NMOS晶体管M2、第三NMOS晶体管M3和第四NMOS晶体管M4的栅极，Vgs1、Vgs2、Vgs3和Vgs4分别指各NMOS晶体管的栅源电压，gm1、gm2、gm3和gm4分别指各NMOS晶体管的跨导，Cgs3是第三NMOS晶体管M3栅源之间的寄生电容，R0是有损射频无源电感L的寄生电阻，v和i分别是由引出端看进去的小信号电压和由G4看进去的电流，Z′in表示不包含有损射频无源电感L由引出端看进去的电路的输入阻抗，Zin表示包含有损射频无源电感L由引出端看进去的电路的输入阻抗。分析图2所示电路的工作原理，可以推导出感性有源负阻电路在提升射频无源电感方面的作用。由图1和图2易知，v和i满足如下关系：
其中，Q0=ωL/R0。由式（5）可知进一步调节R的值可以改变L′的值，再根据式（8），在理想情况下若L′=L，则Q→∞，因此Q值的提升得到了实現。由式（7）可知，此时电路等效电感Leff的表达式为：
因此，Leff的值仍由L决定，与R和I的值无关。
3 仿真对比
这里需要进一步说明的是，为了简化讨论得到具有指导意义的结论，图2的简化模型中忽略了第一NMOS晶体管M1、第二NMOS晶体管M2和第四NMOS晶体管M4的栅源寄生电容和各NMOS晶体管的漏源电阻。因此，实际按图1设计的射频无源电感Q值提升电路的等效Q值总是有限的;等效电感Leff也应是式（9）的修正值。图3给出了有损射频无源电感器L电感值不同时，Q值提升的效果，图中添加了与有损射频无源电感L原来Q值的对比。从图3可以看出，采用Q值提升技术以后，在Q值峰值频率左右大于1GHz带宽内无源电感的Q值由10以内提高到了100以上，其中最高Q值超过了600。图4给出了有损射频无源电感器L的感值与Q值提升电路等效感值Leff的对比，可以看出Q值的峰值频率附近L与Leff差别很小，这证实了Q值提升电路等效电感的感值主要由无源电感决定。
4 结论
通过本文对采用Q值提升技术的电路仿真对比，Q值提升电路等效电感的感值主要由无源电感决定。该电路应用通用性好，通过改变电阻器R的值和直流电流源I的值即可获得所需频率处的高Q值，晶体管的尺寸不需要做出改变，而且覆盖带宽宽。
参考文献：
[1]韦家驹.硅基射频集成电路无源器件的分析与建模[D].南京：东南大学信息科学与工程学院，2012.
[2]J.N.Burghartz，M.Soyuer，K.A.Jenkins，et al.High-Q inductors in standard silicon interconnect technology and its application to an integrated RF power amplifier[C].International of Electron Devices Meeting，Washington：IEDM Press，1995，pp：1015-1018.
[3]J.Shi，W.-Y.Yin，H.Liao and J.-F.Mao.The enhancement of Q factor for patterned ground shieldinductors at high temperatures[J].IEEE Transactions on Magnetics，2006，42（7）：1873-1875.
[4]A.M.Niknejad and R.G.Meyer.Analysis，design，and optimization of spiral inductors and transformers for Si RF IC’s[J].IEEE Journal of Solid-State Circuits，1998，33（10）：1470-1481.