论文部分内容阅读
设计了一种高速采样保持电路。该电路采用套筒级联增益自举运算放大器，可在达到高增益高带宽的同时最大程度地减小功耗；优化了采样开关，获得了良好的线性度，减少了输出误差；电路的采样频率达到100MHz。采用Charter半导体公司的0．35μm标准CMOS工艺库，对整体电路和分块电路进行了性能分析和仿真。