论文部分内容阅读
对于CPU系统的软核,其能够根据实际需求进行适当的裁剪,因此,CPU设计是当前SOC设计中的重要组成部分.对于FPGA内部设计以及调试整数微处理器软核,其不仅需要涉及到CPU设计中的常规算数逻辑以及指令缓冲和指令集等方面的内容,同时还需要根据FPGA设计的内部结构特点选择对应的优化方案,像流水线结构的选择等.在本文中研究的是Virtex1000FG680-4FPGA上进行32位RISC整数微处理器的设计工作,同时需要实现运行时钟频率为30MHz等要求.