论文部分内容阅读
乘法器在数字信号处理系统中承担了很重要的作用，而乘法器消耗相当大的功耗，因此有必要进行乘法器的低功耗研究。介绍一种基于乘法累加（MAC）单元的FIR滤波器的设计，其中乘法器利用基4华莱士树乘法器，加法器利用超前进位加法器，在优化整合之后，得到低延时低功耗FIR滤波器。实验证明，该文设计的FIR滤波器具有很小的延时与很低的动态功耗。