论文部分内容阅读
本文基于有限状态机即FSM理论设计了一个能检测二进制序列“11010”的序列检测器,采用硬件描述语言verilog HDL用优化的“三段式”状态机描述对设计建模,经软件Modelsim10.4验证结果正确。本设计思路清晰,实现方法优化,电路运行可靠,是很好发挥有限状态机设计理论的一个应用。