论文部分内容阅读
【摘要】 高速PCB在设计过程中，需要对传输信号串扰问题进行着重的考虑。尤其是在电子产品小型化发展的今天，控制串扰问题十分关键。本文首先对高速PUB设计中导致串扰问题的因素进行分析，并在此基础上，提出控制串扰的建议，希望为相关领域提供借鉴。
【关键词】 高速PCB 串扰 影响因素
引言：自21世纪以来，科学技术实现了飞跃式发展，电子设计的未来发展趋势，已经变成了小型化和高速化。但PCB电路板尺寸的不断缩小，必然会提升布线的密度，同时，信号频率的提高，所带来的是边沿更加陡峭。这样一来，高速PCB在设计时，如何对串扰问题进行控制，成为了急需解决的问题。在此背景下，对高速PCB设计中的串扰分析与控制进行分析，具有十分重要的意义。
一、高速PCB设计中的串扰分析
1.1高速PCB设计中串扰现象的影响因素
引起串扰的因素主要包括两种，一种是信号传输线间的互感;另一种是信号传输线间的互容。导线、电缆线和印制线都是信号传输线的常见种类。信号从一根传输线耦合到另一根传输线上就是所谓的串扰。电线号在沿着传输线传输的过程中，在传输线上产生电磁场是不可避免的现象，一旦不同传输线的电磁场共同发生作用，串扰现象就会随之产生[1]。在高速PCB设计中，信号跳变极易引发串扰现象，并且串扰强弱会受到信号变化速度的影响，二者具有正向关联。
1.2串扰的类别
将成因不同作为依据，可以将串扰划分为两类，一类是感性耦合串扰;另一类是容性耦合串扰。接来下，笔者会对这两类串扰进行简要分析。1、感性耦合串扰。信号在经过串扰线时，极易受到被信号电流变化所影响，继而在进入越变区域后，会产生一种具有变化性的时变电磁场，这类电磁场会与噪声电压产生感应，并对传输线路造成不利影响。2、容性耦合串扰。信号在经过串扰线时，会受到信号边沿电压变化的影响，该区域的分布电容会产生时变电磁场，并且这个电磁场笼罩着受害线，故受害线在电磁场的影响下，会产生感应电流，容性偶合串扰现象就此出现。
1.3串扰对高速PCB的影响
现阶段，设计人员在设计高速PCB时，经常会受到串扰现象的影响，并且这种现象十分常见，且无法从根源上消除。故设计人员应该采取有效的措施，对串扰进行控制，使信号线的抗串扰能力得到强化。通常情况下，串扰对高速PCB产生的影响体现在以下几个方面。
1、串扰会增加误触发的概率。在高速PCB設计中，串扰会对信号完整性造成严重的威胁，因为串扰而导致的数字电路功能偏差十分常见。2、串扰会导致触发延时。在高速PCB设计中，设计人员会对时序进行着重的考虑，但在串扰的影响下，时序经常出现延时错误。
二、高速PCB设计中的串扰控制措施
在高速PCB设计中，串扰是设计人员十分关注的问题，虽然完全消除串扰是不现实的，但是对串扰进行适当的控制，避免其产生过大的影响，从当前技术发展情况来看，还是可以实现的。高速PCB设计由多个部分组成，分别为芯片选择、PCB布局、电路和原理图设计，每一部分都可能存在串扰，设计人员需采取有针对性的措施，对串扰进行控制。接下来，笔者会结合自身工作经验，阐述几种控制串扰的措施[2]。
2.1控制信号
通过上文分析得知，传输信号变换速率直接关系到串扰的控制质量，二者具有正向的关联，简言之，传输信号变化速率越高，串扰所产生的影响就越为严重。故设计人员可以将器件类型选择作为控制措施，尽量在满足使用性能的条件下，选择速度相对较慢的器件。并对同种类信号混合使用的情况进行避免，究其原因，主要是快速信号容易对慢速信号造成影响。此外，还要在设计过程中，对信号传输线的阻抗进行把握，确保其阻抗符合控制标准，这样一来，就可以实现对串扰的有效控制。具体表现为传输线近端和远端的阻抗应该与传输线阻抗保持在相同的水平。
2.2屏蔽措施的使用
使用屏蔽措施是控制串扰的重要手段，设计人员在使用屏蔽措施时，需要对底线接地点的间距进行控制，确保接地点距离与设计要求相符，一般情况下，接地点距离应该小于信号变化长度的两倍。此外，使用地线会导致信号分布电容增加，传输线阻抗会随之提升，信号沿速度逐渐趋于平缓。
2.3在设计过程中控制串扰
高速PCB设计过程中，设计人员应该将敏感电路作为重点保护对象，避免外界干扰信号干扰电路的正常运行，同时也要预防内部噪声电路和的其他信号线的串扰，重点预防I/O信号线间的串扰。
结论：综上所述，串扰是高速PCB设计中的常见问题，会对电路造成不利的影响，为了实现对串扰的有效控制，设计人员在进行高速PCB设计过程中，需要采取控制信号、使用屏蔽措施以及保护敏感电路等方法，将串扰发生的概率降至最低，使串扰不会对信号传输造成过大的影响。
参 考 文 献
[1]王淑芬，吴秀龙.基于65nm工艺数字IC物理设计中信号串扰的预防[J].电子技术，2017，39（01）：47-48.
[2]张征平，任震，黄雯莹.MUX中的信号串扰分析及其分组分层设计[J].华南理工大学学报（自然科学版），2015（12）：10-13.
【关键词】 高速PCB 串扰 影响因素
引言：自21世纪以来，科学技术实现了飞跃式发展，电子设计的未来发展趋势，已经变成了小型化和高速化。但PCB电路板尺寸的不断缩小，必然会提升布线的密度，同时，信号频率的提高，所带来的是边沿更加陡峭。这样一来，高速PCB在设计时，如何对串扰问题进行控制，成为了急需解决的问题。在此背景下，对高速PCB设计中的串扰分析与控制进行分析，具有十分重要的意义。
一、高速PCB设计中的串扰分析
1.1高速PCB设计中串扰现象的影响因素
引起串扰的因素主要包括两种，一种是信号传输线间的互感;另一种是信号传输线间的互容。导线、电缆线和印制线都是信号传输线的常见种类。信号从一根传输线耦合到另一根传输线上就是所谓的串扰。电线号在沿着传输线传输的过程中，在传输线上产生电磁场是不可避免的现象，一旦不同传输线的电磁场共同发生作用，串扰现象就会随之产生[1]。在高速PCB设计中，信号跳变极易引发串扰现象，并且串扰强弱会受到信号变化速度的影响，二者具有正向关联。
1.2串扰的类别
将成因不同作为依据，可以将串扰划分为两类，一类是感性耦合串扰;另一类是容性耦合串扰。接来下，笔者会对这两类串扰进行简要分析。1、感性耦合串扰。信号在经过串扰线时，极易受到被信号电流变化所影响，继而在进入越变区域后，会产生一种具有变化性的时变电磁场，这类电磁场会与噪声电压产生感应，并对传输线路造成不利影响。2、容性耦合串扰。信号在经过串扰线时，会受到信号边沿电压变化的影响，该区域的分布电容会产生时变电磁场，并且这个电磁场笼罩着受害线，故受害线在电磁场的影响下，会产生感应电流，容性偶合串扰现象就此出现。
1.3串扰对高速PCB的影响
现阶段，设计人员在设计高速PCB时，经常会受到串扰现象的影响，并且这种现象十分常见，且无法从根源上消除。故设计人员应该采取有效的措施，对串扰进行控制，使信号线的抗串扰能力得到强化。通常情况下，串扰对高速PCB产生的影响体现在以下几个方面。
1、串扰会增加误触发的概率。在高速PCB設计中，串扰会对信号完整性造成严重的威胁，因为串扰而导致的数字电路功能偏差十分常见。2、串扰会导致触发延时。在高速PCB设计中，设计人员会对时序进行着重的考虑，但在串扰的影响下，时序经常出现延时错误。
二、高速PCB设计中的串扰控制措施
在高速PCB设计中，串扰是设计人员十分关注的问题，虽然完全消除串扰是不现实的，但是对串扰进行适当的控制，避免其产生过大的影响，从当前技术发展情况来看，还是可以实现的。高速PCB设计由多个部分组成，分别为芯片选择、PCB布局、电路和原理图设计，每一部分都可能存在串扰，设计人员需采取有针对性的措施，对串扰进行控制。接下来，笔者会结合自身工作经验，阐述几种控制串扰的措施[2]。
2.1控制信号
通过上文分析得知，传输信号变换速率直接关系到串扰的控制质量，二者具有正向的关联，简言之，传输信号变化速率越高，串扰所产生的影响就越为严重。故设计人员可以将器件类型选择作为控制措施，尽量在满足使用性能的条件下，选择速度相对较慢的器件。并对同种类信号混合使用的情况进行避免，究其原因，主要是快速信号容易对慢速信号造成影响。此外，还要在设计过程中，对信号传输线的阻抗进行把握，确保其阻抗符合控制标准，这样一来，就可以实现对串扰的有效控制。具体表现为传输线近端和远端的阻抗应该与传输线阻抗保持在相同的水平。
2.2屏蔽措施的使用
使用屏蔽措施是控制串扰的重要手段，设计人员在使用屏蔽措施时，需要对底线接地点的间距进行控制，确保接地点距离与设计要求相符，一般情况下，接地点距离应该小于信号变化长度的两倍。此外，使用地线会导致信号分布电容增加，传输线阻抗会随之提升，信号沿速度逐渐趋于平缓。
2.3在设计过程中控制串扰
高速PCB设计过程中，设计人员应该将敏感电路作为重点保护对象，避免外界干扰信号干扰电路的正常运行，同时也要预防内部噪声电路和的其他信号线的串扰，重点预防I/O信号线间的串扰。
结论：综上所述，串扰是高速PCB设计中的常见问题，会对电路造成不利的影响，为了实现对串扰的有效控制，设计人员在进行高速PCB设计过程中，需要采取控制信号、使用屏蔽措施以及保护敏感电路等方法，将串扰发生的概率降至最低，使串扰不会对信号传输造成过大的影响。
参 考 文 献
[1]王淑芬，吴秀龙.基于65nm工艺数字IC物理设计中信号串扰的预防[J].电子技术，2017，39（01）：47-48.
[2]张征平，任震，黄雯莹.MUX中的信号串扰分析及其分组分层设计[J].华南理工大学学报（自然科学版），2015（12）：10-13.