锁相环电路在电子系统是个很重要的模块。其本质上是个闭环反馈控制系统,通过比较输入信号和输出反馈信号的相位差,控制振荡器的输出频率的大小,最后使锁相环的相位锁定。全数字锁相环相比传统锁相环拥有较高的集成度、灵活的配置性和快速的可移植性好的特点。但是,现有全数字锁相环仍然还存在锁相速度慢、功耗高、以及系统设计参数不能够动态调节等问题。本课题针对这些问题提出一种流水线电路结构的全数字锁相环。该锁相环主要由数字鉴相器、数字滤波器、数控振荡器、自动变模电路和自动测频电路构成。其中数字鉴相器采用双D触发器型的鉴相器,数字滤波器由可逆计数器构成,数控振荡器由加扣脉冲电路和N分频器组成。该设计的创新点在于用流水线技术去优化全数字锁相环系统中数字滤波器模块,N分频器,自动变模电路和自动测频电路的电路结构,可以提高系统的锁相速度,降低功耗;实现了对流水线电路结构的锁相环系统参数的动态调节,提高了锁相系统的性能。其中自动变模电路可以根据相位误差变化自动调节数字滤波器的参数的变化,解决锁相速度与系统稳定性之间的矛盾;自动测频电路可以根据输入频率的变化自动调节N分频器的参数,提高了锁相环的频率跟踪速度,扩大了锁相环的锁频范围。该锁相环电路利用超高速集成电路硬件描述语言,采用自上而下的设计方法,并用Altera公司的EP3C40Q240C实现其硬件电路,通过系统仿真实验和硬件实验进行验证,并利用设计软件分析系统的功耗与延时。通过与传统锁相环的对比分析可知,该全数字锁相环可以提高系统的信息处理速度,降低功耗,拓展锁相范围。其锁相速度快,最快可以在2μs完成锁定,锁定范围为10Hz-100MHz,且易于集成,通用性更广。