论文部分内容阅读
在AVS视频解码器设计中,环路去块滤波成为实时处理的瓶颈之一。该文提出了一种实用的环路滤波结构,处理一个宏块只需要164个周期。使用新颖的滤波顺序,待滤波数据缓冲从16×16宏块大小降低为16×8半宏块大小。使用数据重用策略,滤波中间数据的存储空间大大减小。实验表明,使用0.18μm CMOS工艺,在50MHz下综合,该文提出的设计只需要9.2k门。工作在50MHz频率下,该文提出的设计能够支持高清视频解码的实时滤波处理。