论文部分内容阅读
在分析折叠内插ADC预放大电路非线性误差的基础上，设计了一种适用于折叠内插ADC的新型预放大器，有利于减少插值非线性。采用0．35μm CMOS工艺，在3．3V电源电压下进行仿真。结果表明，在0．85V到2．45V输入范围内，预放大器过零点对应的输出电压保持在2．6V，0．1％的容差范围内，建立时间为4．2ns，有利于提高插值精度。