论文部分内容阅读
为了利用片上缓冲技术来提高处理器应用性能，提出一种面向写穿透Cache的写合并设计方法．使用同步动态随机存储器（SDRAM）的单个写方式和片上写缓冲器，对SDRAM一行内的局部数据采用写合并策略，由此提高了外部存储的访问效率，同时给出了连续和单个Cache读写的缓存与内存的数据一致性策略．在寄存器传输语言（RTL）仿真环境下使用mp3解码对Leon2处理器进行数据测试，结果表明：在缓冲区优化为3行8列的参数下，SDRAM每次行开启平均进行7．8个字的写入操作，外存的读写效率由129／6提高到19％；在TS