论文部分内容阅读
针对800Mb／s高速率数传系统，设计并实现了一种8PSK信号的数字定时同步算法。首先推导出高速数据的Martin Oerder包络平方定时相位误差估计算法的并行实现结构，然后采用FPGA芯片设计实现了定时偏差估计。计算机仿真和硬件实现研究的结果验证了该算法结构在高速数据传输系统下具有良好的估计性能。