S波段数控衰减器芯片设计与实现

来源 :电子制作 | 被引量 : 0次 | 上传用户:hitlic2009
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
采用0.5μm Ga As PHEMT工艺设计了一款工作于2.7GHz~3.5GHz的3bit数控衰减器芯片,经过测试通态插入损耗<0.7d B,最大衰减量5.6d B,衰减步进0.8d B,衰减平坦度≤0.1d B,衰减精度±0.2d B,全态输入/输出电压驻波比系数<1.25,全态衰减附加相移在-3°~2°之间,芯片面积1.04mm×1.2mm。
其他文献