论文部分内容阅读
文章设计了一种用于光纤通信的高速串行数据接收芯片。本芯片采用0.6μm BiCMOS工艺实现.最高工作频率为400M~,主要由时钟数据恢复、串并转换、10B/B解码等电路构成。在设计中,采用了双PI工环路、全差分拓扑结构、负阻放大电路与运放级联等结构,有效地减小了功耗及噪声,且用Cadence软件进行了仿真验证。