论文部分内容阅读
主要介绍在双核BF-561处理器上通过一种并行算法实现XGA分辨力的MPEG-4视频编码器。首先介绍了BF-561双核之间的通信与同步的实现，然后介绍了XGA分辨力MPEG-4算法的实现和优化。最后说明了MPEG-4编码器在双核上的任务分配，调整了数据传输和内存分配，并通过多项优化，实现了XGA图像的实时编码，编码速度达18f/s（帧／秒）。