论文部分内容阅读
介绍了千兆以太网物理子层的 8B/ 10B编解码器的原理和CPLD的实现。研究结果表明 ,工作在较低速率的基于Latticeisplsi10 32E的CPLD编码和解码器验证了现有最新的高速可编程逻辑器件 (CPLD和FPGA)可在千兆以太网中以 12 5Mbps的速率实现 8B/ 10B并行编码和解码