论文部分内容阅读
该文针对无载频脉冲雷达信号周期重复性的特点，提出了一种全新的高速数字采样方法和原理。该方法利用FPGA的差分比较器端口构成高速1 bit量化器，采用FPGA内部多相位时钟，对1 bit数据流进行并行交替数字采样，并缓冲编码，从而获得上吉赫兹的等效数字采样率。通过将多个比较电平下的1 bit采样数据进行累积，从而完成高速数字采样过程。在Xilinx的XC2V3000的FPGA中实现了该方法，获得了采样率达1.6GHz的8bit等效高速模数转换器功能。该设计方法不仅能够提高等效采样方式的效率，而且与高速实时采