论文部分内容阅读
设计了用于高速高分辨率ADC的CMOS全差分运算放大器，采用套筒式级联增益自举电路，达到高增益带宽且低功耗。在3．3V电源电压下，用TSMC0．35μmCMOS工艺模型，通过Cadence软件Spectre仿真平台，驱动1PF负载时，相位裕度为65度，单位增益带宽为316MHz，功耗5．7mW，压摆率200V／μs。